優(yōu)化PCB布局實(shí)現高速ADC設計

　　高速設計往往易被忽視或者相當重要。系統電路板布局已成為設計本身的一個(gè)主要組成部分，因此，我們必須了解影響高速信號鏈路設計性能的機制。

　　盡管身為工程師，但我們也很可能“制造”較多麻煩。因此，切忌過(guò)分挑剔而使CAD工程師陷入設計困境，這并不能給性能帶來(lái)任何改善。

　　不要忘記裸露焊盤(pán)

　　裸露焊盤(pán)有時(shí)會(huì )被忽視，而它對充分發(fā)揮信號鏈路性能和幫助器件散熱卻非常重要。裸露焊盤(pán)在A(yíng)DI公司我們通常稱(chēng)之為引腳0，是目前大多數器件下方的焊盤(pán)。它是一個(gè)重要的接點(diǎn)，一般芯片的所有內部接地都是通過(guò)它而連接到器件下方的中心點(diǎn)。

　　您是否已注意到目前有許多轉換器和放大器都缺少接地引腳？裸露焊盤(pán)就是其原因所在。關(guān)鍵是要將此引腳妥善固定（即焊接）到印刷電路板（PCB），而實(shí)現魯棒的電氣和熱連接，否則，系統設計可能遭到各種破壞。

　　利用裸露焊盤(pán)實(shí)現最佳電氣和熱連接基本分為三個(gè)步驟。首先，在可能的情況下，在PCB的各層上都復制裸露焊盤(pán)，這將為所有接地和接地層提供較厚的熱連接而實(shí)現快速散熱。

　　此步驟與大功率器件和具有多通道的應用相關(guān)。在電氣方面，這將為所有接地層提供良好的等電位連接。您甚至還可以在底層復制裸露焊盤(pán)（圖1），這可作為去耦用熱風(fēng)焊盤(pán)接地點(diǎn)和安裝底側散熱器的位置。

　　圖1：在每一層上復制裸露焊盤(pán)能夠幫助創(chuàng )建魯棒的電氣和散熱接地連接，同時(shí)，還能為熱風(fēng)焊盤(pán)和底側去耦增加附加區域。

　　其次，將裸露焊盤(pán)分割成棋盤(pán)似的多個(gè)相同部分。這可以通過(guò)兩種方式實(shí)現：在敞開(kāi)的裸露焊盤(pán)上使用絲網(wǎng)印刷交叉陰影線(xiàn)或者阻焊膜。此步驟可以確保器件與PCB之間的魯棒連接。在回流焊組裝工藝中，無(wú)法確定焊錫膏如何流動(dòng)并最終將器件連接到PCB。

　　圖2：如果裸露焊盤(pán)未被分割并且通孔未被填充，回流焊過(guò)程中將會(huì )形成空洞。

　　出現的問(wèn)題是，連接可能存在但分布卻不均勻?？赡軆H僅得到一個(gè)連接并且連接很小，或者更糟糕的是，此連接位于拐角處。將裸露焊盤(pán)分割成較小部分，能夠確保每個(gè)區域都有一個(gè)連接點(diǎn)，從而實(shí)現更魯棒的、均勻連接的裸露焊盤(pán)（圖2和圖3）。

　　圖3：分割PCB上的裸露焊盤(pán)有助于在電路板裝配過(guò)程中PCB與IC粘合得更緊密。

　　最后，應當確保各部分都有過(guò)孔連接到地。各區域通常都很大，足以放置多個(gè)過(guò)孔。組裝之前，務(wù)必用焊錫膏或者環(huán)氧樹(shù)脂填充每個(gè)過(guò)孔，這一步非常重要，可以確保裸露焊盤(pán)焊錫膏不會(huì )回流到這些過(guò)孔空洞中，而降低正確連接的機率。

　　去耦和平面電容

　　有時(shí)我們會(huì )忽略使用去耦的目的，而僅僅在電路板上分散許多數值的電容，使較低阻抗的電源連接到地。但問(wèn)題依然存在：到底需要多少電容？

　　許多文獻表示，應使用多個(gè)電容和多個(gè)數值來(lái)降低輸電系統（PDS）的阻抗，但這并非完全正確。事實(shí)上，僅需選擇正確數值和正確“種類(lèi)”的電容，就能降低PDS的阻抗。

　　比如我們要設計10mΩ的參考平面，如果在系統電路板上使用多個(gè)電容值，便可降低在500MHz頻率范圍內的阻抗，如圖4中的紅色曲線(xiàn)所示。

　　圖4：標準的去耦電容可以幫助降低高達500MHz的PDS阻抗，而頻率超過(guò)500MHz時(shí)則由平面電容解決。了解所用電容可以降低設計中所用電容的數量和類(lèi)型。

　　然而，讓我們再看一下綠色曲線(xiàn)，其在同樣的設計上僅使用了0.1μF和10μF兩種電容。這證明了如果使用恰當的電容，則不需要采用如此多的電容值。這也有助于節省布局和物料清單（BOM）成本。

　　然而，并非所有的電容“生來(lái)平等”，即使來(lái)源于同一供應商，其工藝、尺寸和樣式也有差別。如果未使用正確的電容，則不論是采用多個(gè)電容還是采用幾種不同類(lèi)型的電容，其結果都會(huì )給PDS帶來(lái)反作用。

　　放置電容或者使用不同的電容工藝和型號都有可能形成電感環(huán)路，它們將對系統內的頻率做出不同響應以及彼此之間發(fā)生諧振（圖5）。

　　了解系統所用電容類(lèi)型的頻率響應非常重要。隨便選用電容會(huì )讓設計低阻抗PDS系統的努力付諸東流。

　　要設計出合格的PDS，需要使用各種電容（再見(jiàn)圖4）。PCB上使用的典型電容值只能將直流或者接近直流的約500MHz頻率范圍內的阻抗降低。在500MHz以上時(shí)，電容將由PCB形成的內部電容決定。電源平面和接地平面是否疊置得足夠緊密？

　　為此，請設計一個(gè)支持較大平面電容的PCB層疊結構。例如，六層堆疊結構可能包含頂部信號層、第一接地層、第一電源層、第二電源層、第二接地層和底部信號層。規定第一接地層和第一電源層在層疊結構中彼此靠近。將這兩層的間距設定為2~4mil，將形成一個(gè)固有的高頻平面電容。

　　圖5：通過(guò)了解電容類(lèi)型和布局可將環(huán)路電感降至最小，從而防止出現較高的PDS阻抗。

　　此電容的最大優(yōu)點(diǎn)在于它免費，您只需要在PCB制造筆記中進(jìn)行說(shuō)明即可。如果必須分割電源平面，并在同一平面上具有多個(gè)VDD電源軌，則應使用盡可能大的電源平面。不要留下空洞，同時(shí)還應注意敏感電路。這將使該VDD平面的電容達到最大。

　　如果設計允許存在額外的層（本例中由六層變?yōu)榘藢樱?，則應將兩個(gè)額外的接地平面放在第一和第二電源平面之間。在核心間距同樣為2~3mil的情況下，層疊結構的固有電容將會(huì )加倍（圖6）。此結構更易于設計，然后，可添加更多分立高頻電容以保持低阻抗。

　　圖6：通過(guò)設計具有鄰近電源平面和地平面的PCB堆疊結構，可在PCB中得到高頻電容。這將在較高頻率下滿(mǎn)足較低阻抗。

　　對于PDS而言，將響應電源電流需求時(shí)出現的電壓紋波降至最低非常重要，但這點(diǎn)卻常被忽略。所有電路都需要電流，有些電路需求量較大，有些電路則需要以較快的速率提供電流。采用充分去耦的低阻抗電源或接地平面以及良好的PCB層疊，可以將因電路電流需求而產(chǎn)生的電壓紋波降至最低。

　　根據使用的去耦策略，如果系統設計的開(kāi)關(guān)電流為1A且PDS的阻抗為10mΩ，則最大電壓紋波為10mV。計算公式很簡(jiǎn)單：V=IR。

　　憑借完美的PCB堆疊，便可覆蓋高頻范圍，同時(shí)，在電源平面的起始入口點(diǎn)和大功率或浪涌電流器件周?chē)褂脗鹘y去耦，便可覆蓋低頻范圍（《500MHz）。這將確保PDS阻抗在整個(gè)頻率范圍內均為最低。

　　沒(méi)有必要在各處都布置電容，也沒(méi)有必要為了把電容布置在正對著(zhù)每個(gè)IC的位置，而破壞所有的制造規則。如果需要采用這種過(guò)激的措施，則說(shuō)明電路中存在其它問(wèn)題。

　　圖7：注意：作為噪聲層的PCB堆疊可能位于下方，從而可能耦合信號到敏感的模擬電路、層或者平面。

　　平面耦合

　　一些布局不可避免地具有重疊電路平面（圖7）。有些情況下可能是敏感的模擬平面（無(wú)論是電源、接地還是信號），下一層則是高噪聲的數字平面。大多數設計人員認為這無(wú)關(guān)緊要，因為該平面位于另一層。因此，我們來(lái)做一個(gè)簡(jiǎn)單測試。

　　以某一層為例