七種判奇電路實(shí)現方法的分析比較

　　6 結束語(yǔ)

　　設計性實(shí)驗的關(guān)鍵在于設計過(guò)程， 正確的設計以熟悉基本知識為前提。對于具體的應用問(wèn)題，由于組合邏輯電路元器件的多樣性，為實(shí)現途徑提供了多種可能的選擇，文中以三輸入變量的判奇邏輯問(wèn)題為例， 分析討論了多種電路實(shí)現的途徑，給出了7 種電路實(shí)現方案，用實(shí)例說(shuō)明了邏輯電路設計的靈活性與多樣性。

　　三輸入變量判奇邏輯電路的設計僅僅是個(gè)例， 通過(guò)其設計途徑的討論在其他邏輯電路設計中舉一反三是目的。利用文中提出的設計思路，同樣可以設計全加器、全減器等其它組合邏輯電路，開(kāi)闊組合邏輯電路設計的視野，培養創(chuàng )新思維能力，指導數字邏輯電路的設計與實(shí)驗。