EEPW首頁(yè) >>
主題列表 >>
組合邏輯
組合邏輯 文章 進(jìn)入組合邏輯技術(shù)社區
Altera MAX10: 3-8譯碼器
- 在這個(gè)實(shí)驗里我們將學(xué)習如何用Verilog來(lái)實(shí)現組合邏輯。====硬件說(shuō)明====組合邏輯電路是數字電路的重要部分，電路的輸出只與輸入的當前狀態(tài)相關(guān)的邏輯電路，常見(jiàn)的有選擇器、比較器、譯碼器、編碼器、編碼轉換等等。在本實(shí)驗里以最常見(jiàn)的3-8譯碼器為例說(shuō)明如何用Verilog實(shí)現。3-8譯碼器的真值表如下：從前面的實(shí)驗可以知道，當FPGA輸出信號到LED為高電平時(shí)LED熄滅，反之LED變亮。同時(shí)我們可以以開(kāi)關(guān)的信號模擬3-8譯碼器的輸入，這樣控制開(kāi)關(guān)我們就能控制特定的LED變亮。====Verilog代碼=
- 關(guān)鍵字： 組合邏輯 FPGA Lattice Diamond Verilog
Lattice MXO2: 3-8譯碼器
- 在這個(gè)實(shí)驗里我們將學(xué)習如何用Verilog來(lái)實(shí)現組合邏輯。硬件說(shuō)明組合邏輯電路是數字電路的重要部分，電路的輸出只與輸入的當前狀態(tài)相關(guān)的邏輯電路，常見(jiàn)的有選擇器、比較器、譯碼器、編碼器、編碼轉換等等。在本實(shí)驗里以最常見(jiàn)的3-8譯碼器為例說(shuō)明如何用Verilog實(shí)現。3-8譯碼器的真值表如下：從前面的實(shí)驗可以知道，當FPGA輸出信號到LED為高電平時(shí)LED熄滅，反之LED變亮。同時(shí)我們可以以開(kāi)關(guān)的信號模擬3-8譯碼器的輸入，這樣控制開(kāi)關(guān)我們就能控制特定的LED變亮。Verilog代碼// *****
- 關(guān)鍵字： 組合邏輯 FPGA Lattice Diamond Verilog
| 共7條 1/1 1 |
組合邏輯介紹
字電路根據邏輯功能的不同特點(diǎn)，可以分成兩大類(lèi)，一類(lèi)叫組合邏輯電路（簡(jiǎn)稱(chēng)組合電路），另一類(lèi)叫做時(shí)序邏輯電路（簡(jiǎn)稱(chēng)時(shí)序電路）。組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。而時(shí)序邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出不僅取決于當時(shí)的輸入信號，而且還取決于電路原來(lái)的狀態(tài)，或者說(shuō)，還與以前的輸入有關(guān)。 [ 查看詳細 ]
組合邏輯相關(guān)帖子
組合邏輯資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473