實(shí)現具功耗意識設計的關(guān)鍵

隨著(zhù)便攜式消費電子、工業(yè)、醫療、汽車(chē)電子及軍品應用呈指數增長(cháng)，系統必須采用能延長(cháng)電池壽命的功耗較低的半導體器件。為響應這一需求，整個(gè)半導體行業(yè)一直努力提供高能效的芯片和系統。然而，如果具功耗意識 (power-cONscious) 的設計人員不能在設計中進(jìn)一步降低功耗，僅有這些低功耗器件并不夠。

　　越來(lái)越多設計人員需要功能齊備、使用方便的開(kāi)發(fā)工具套件，經(jīng)過(guò)優(yōu)化以確定功耗源和降低功耗，并能最大限度地提高資源利用率，以及提高性能。有了先進(jìn)的布局布線(xiàn)方法和功耗分析功能，設計人員就能更有效地查找功耗源，并實(shí)現最低功耗的終端產(chǎn)品解決方案。

　　以功耗驅動(dòng)布局布線(xiàn)

　　現場(chǎng)可編程門(mén)陣列 (FPGA) 設計人員長(cháng)期以來(lái)一直依賴(lài)時(shí)序驅動(dòng)的布局布線(xiàn)工具來(lái)實(shí)現最高性能?，F在，具功耗意識的設計人員可以利用以功耗驅動(dòng)布局布線(xiàn)這種方法來(lái)降低功耗，且這種方法對時(shí)序性能的影響很小，甚至無(wú)影響。以功耗驅動(dòng)布局布線(xiàn)流程能根據估算的活動(dòng)，減少設計“網(wǎng)絡(luò ) (net)”的容性負載，從而快速實(shí)現減少動(dòng)態(tài)功耗。

　　FPGA廠(chǎng)商提供的以功耗驅動(dòng)布局布線(xiàn)功能可以利用一些成熟的模型，以便最大限度地降低總體動(dòng)態(tài)功耗。各功能實(shí)體間的互連稱(chēng)作“網(wǎng)絡(luò )”，由于其有效電容 (activity-capacitance) 乘積 ( 大，因此是優(yōu)化功率的重點(diǎn)對象。同時(shí)，也應特別重視減少時(shí)鐘網(wǎng)的橫縱時(shí)鐘源數量，因為這些連線(xiàn)通常是數量最大且最活躍的。

　　例如，在典型IGLOO FPGA設計中，網(wǎng)絡(luò )的功耗占據總體動(dòng)態(tài)功耗的40%以上。在進(jìn)行以功耗驅動(dòng)布局布線(xiàn)優(yōu)化后，低功耗FPGA的平均功耗可降低13%，在某些設計中更可降低達46%。

　　采用當前的以功耗驅動(dòng)布局布線(xiàn)功能，設計人員可用一個(gè)VCD (value change dump) 文件來(lái)規定網(wǎng)絡(luò )的開(kāi)關(guān)動(dòng)作，該文件還允許高級用戶(hù)針對特定的網(wǎng)絡(luò )或應用場(chǎng)景來(lái)細調開(kāi)發(fā)工具的功率優(yōu)化器。用戶(hù)還可選用一些其它功能，包括布局布線(xiàn)時(shí)手工輸入或直接使用工具自動(dòng)估算網(wǎng)絡(luò )活動(dòng)。自動(dòng)網(wǎng)絡(luò )活動(dòng)估算功能為用戶(hù)提供了功率驅動(dòng)布局的便利，無(wú)需首先完成后(back-annotated) 仿真，因為布局布線(xiàn)工具將會(huì )自動(dòng)地估算網(wǎng)絡(luò )的開(kāi)關(guān)動(dòng)作。平均來(lái)說(shuō)，相比單單使用帶有自動(dòng)網(wǎng)絡(luò )活動(dòng)估算工具的功率驅動(dòng)布局功能，用戶(hù)提供的VCD可協(xié)助將總體功耗額外減少2%。

　　使用VCD文件來(lái)完成功率驅動(dòng)布局布線(xiàn)，用戶(hù)首先要完成時(shí)序驅動(dòng)布局布線(xiàn)，然后運行布局后仿真，運行時(shí)選擇“生成VCD文件”選項以生成VCD文件。這樣，設計工具會(huì )指導仿真程序根據仿真情況生成一個(gè)VCD文件，然后，該VCD文件被導入，重新運行布局布線(xiàn)以完成最終的功率驅動(dòng)布局布線(xiàn)。

　　提高便攜設計能效的另一個(gè)關(guān)鍵因素，是能夠分析整個(gè)FPGA器件或設計的特定部分在實(shí)際應用功能模式下或用戶(hù)創(chuàng )建的功率方案下的功耗，如網(wǎng)絡(luò )、門(mén)電路、I/O、核心電壓及IO電壓、時(shí)鐘域、開(kāi)關(guān)周期和競爭冒險，這些因素會(huì )個(gè)別增加器件的總體功耗。這種分析功能為查找設計關(guān)鍵部分的主要功耗源“熱點(diǎn)”提供了新途徑，這樣用戶(hù)就能*估和修改設計以降低功耗。

　　很少有設計，尤其是便攜設計在100%的時(shí)間內都運行在工作模式。大多數便攜應用操作在靜態(tài)、待機，以及睡眠模式下以節省電池電能。

　　以標準手機設計為例。對手機分析后可得出其使用的功率曲線(xiàn)。如設計要求該手機5%的時(shí)間處于工作狀態(tài)，10%處于待機狀態(tài)，85%處于睡眠狀態(tài)，可得到其總體功耗和電池壽命數據。如果該使用模式被改變，三項比例分別變成5%、5%及90%，就會(huì )顯著(zhù)影響功耗。此外，最好研究一下工作模式下的功率狀況。比如，設備中有一個(gè)浮點(diǎn)運算單元，有10%的時(shí)間處于工作狀態(tài)，進(jìn)行加法、乘法運算等。如果將這個(gè)用法納入功率狀況中，便可動(dòng)態(tài)地觀(guān)察設計和做出相應調整。

　　分析功能模式 (如活動(dòng)、靜態(tài)或睡眠，或者用戶(hù)定制模式) 是FPGA工具的一種獨特功能。利用這種分析功能，用戶(hù)就能根據各種模式的運行時(shí)間或百分比來(lái)生成功耗狀況報告。用戶(hù)可創(chuàng )建和比較多種場(chǎng)景，用于*價(jià)和優(yōu)化設計的功耗。從而提供更實(shí)際的在典型運作狀態(tài)的功耗報告。

　　例如，周期精確分析 (cycle-accurate) 的功耗分析可讓設計人員觀(guān)察每個(gè)時(shí)鐘周期的峰值功耗，以及整個(gè)仿真期內的平均功耗。對于某些工具，這個(gè)分析是基于一個(gè)仿真VCD文件，并且具有交互顯示，因而能顯示每個(gè)時(shí)鐘周期的功耗，也顯示其它相關(guān)模塊，因此用戶(hù)可采取糾正措施來(lái)降低功耗。

　　另一方面，利用開(kāi)關(guān)分析功能，用戶(hù)能夠確定組合邏輯的冒險或競爭的產(chǎn)生，讓用戶(hù)定位它們并加以修正，從而降低功耗。根據Favalli 和 Benini在1995年國際低功耗電子和設計討論會(huì )的文章，在典型的設計中，冒險占據總體功耗的20%。而且，在某些電路中，如組合加法器，競爭產(chǎn)生的功耗有可能高達總體功耗的70%。

　　電池供電時(shí)間估測器對具功耗意識的設計也很關(guān)鍵。有些開(kāi)發(fā)工具仍讓設計人員直接輸入所希望的功耗模式和建議的電池容量，一般為安時(shí) (Amp-hour)。然后，該工具根據目標FPGA的功耗模式給出預期的電池供電時(shí)間。

　　小結

　　具功耗意識的設計越來(lái)越重要。將業(yè)界領(lǐng)先的低功耗FPGA與創(chuàng )新的功耗優(yōu)化工具相結合，能夠大幅降低在芯片和系統層面的功耗。采用先進(jìn)的布局優(yōu)化和功率分析工具，設計人員便能更高效地實(shí)現最低功耗的便攜應用。