基于積累型MOS變容管的射頻壓控振蕩器設計(圖)

引言

隨著(zhù)移動(dòng)通信技術(shù)的發(fā)展，射頻(rf)電路的研究引起了廣泛的重視。采用標準cmos工藝實(shí)現壓控振蕩器(vco)，是實(shí)現rf cmos集成收發(fā)機的關(guān)鍵。過(guò)去的vco電路大多采用反向偏壓的變容二極管作為壓控器件，然而在用實(shí)際工藝實(shí)現電路時(shí)，會(huì )發(fā)現變容二極管的品質(zhì)因數通常都很小，這將影響到電路的性能。于是，人們便嘗試采用其它可以用cmos工藝實(shí)現的器件來(lái)代替一般的變容二極管，mos變容管便應運而生了。

mos變容管

將mos晶體管的漏，源和襯底短接便可成為一個(gè)簡(jiǎn)單的mos電容，其電容值隨柵極與襯底之間的電壓vbg變化而變化。在pmos電容中，反型載流子溝道在vbg大于閾值電壓絕對值時(shí)建立，當vbg遠遠大于閾值電壓絕對值時(shí)，pmos電容工作在強反型區域。另一方面，在柵電壓vg大于襯底電壓vb時(shí)，pmos電容工作在積累區，此時(shí)柵氧化層與半導體之間的界面電壓為正且能使電子可以自由移動(dòng)。這樣，在反型區和積累區的pmos電容值cmos等于cox（氧化層電容）。

在強反型區和積累區之間還有三個(gè)工作區域：中反型區，弱反型區和耗盡區。這些工作區域中只有很少的移動(dòng)載流子，使得cmos電容值減?。ū萩ox?。?，此時(shí)的cmos可以看成cox和cb與ci的并聯(lián)電容串聯(lián)構成。cb表示耗盡區域電容的閉環(huán)，而ci與柵氧化層界面的空穴數量變化量相關(guān)。如果cb（ci）占主導地位，pmos器件工作在耗盡（中反型）區；如果兩個(gè)電容都不占主導地位，pmos器件工作在弱反型區。cmos電容值隨vbg變化的曲線(xiàn)如圖1所示。

圖1 b=d=s的pmos電容的調制特性曲線(xiàn)

工作在強反型區的pmos的溝道寄生電阻值可以由下式得出：

(1)　

式中，w，l和kp分別是pmos晶體管的寬度，長(cháng)度和增益因子。值得注意的是，隨著(zhù)vbg接近閾值電壓的絕對值，rmos逐步增加，在vbg等于閾值電壓絕對值時(shí)rmos為無(wú)限大。這個(gè)公式基于了最簡(jiǎn)單的pmos模型，事實(shí)上，隨著(zhù)空穴濃度的穩步減少，rmos在整個(gè)中反型區會(huì )保持有限值。

反型與積累型mos變容管

通過(guò)上面的分析，我們知道普通mos變容管調諧特性是非單調的，目前有兩種方法可以獲得單調的調諧特性。

一種方法是確保晶體管在vg變化范圍大的情況下不進(jìn)入積累區，這可通過(guò)將襯底與柵源結斷開(kāi)而與電路中的最高直流電壓短接來(lái)完成（例如，電源電壓vdd）。

圖2是兩個(gè)相同尺寸mos電容的cmos－vsg特性曲線(xiàn)的相互對比。

圖2 反型mos電容的調制特性曲線(xiàn)

很明顯反型mos電容的調諧范圍要比普通mos電容寬，前者只工作在強，中和弱反型區，而從不進(jìn)入積累區。

更好的方法是應用只工作在耗盡區和積累區的mos器件，這樣會(huì )帶來(lái)更大的調諧范圍并且有更低的寄生電阻，即意味著(zhù)更高的品質(zhì)因數，原因是其耗盡區和積累區的電子是多子載流子，比空穴的遷移率高約三倍多。要得到一個(gè)積累型mos電容，必須確保強反型區，中反型區和弱反型區被禁止，這就需要抑制任何空穴注入mos的溝道。方法是將mos器件中的漏源結的p+摻雜去掉，同時(shí)在原來(lái)漏源結的位置做n+摻雜的襯底接觸，如圖3所示。

圖3 積累型mos電容剖面示意圖

這樣就將n阱的寄生電阻減少到最小。積累型mos電容和普通mos電容的調諧曲線(xiàn)如圖4所示。

圖4 積累型mos電容的調制特性曲線(xiàn)

可以看到積累型mos電容良好的單調性。值得注意的是在設計積累型mos電容的過(guò)程中沒(méi)有引入任何附加工藝流程。

設計與仿真結果

圖5 vco的電路結構圖

筆者所采用的vco電路結構如圖5所示。這是標準的對稱(chēng)cmos結構，兩個(gè)變容管對稱(chēng)連接，減小了兩端振蕩時(shí)電位變化對變容管電容值的影響，提高了頻譜純度。為了保證匹配良好，電感要采用相同的雙電感對稱(chēng)連接。此外，由于lc振蕩回路由兩個(gè)尺寸非常大的片內集成電感和兩個(gè)同樣有較大尺寸的積累型mos變容管組成，較高的損耗使得品質(zhì)因數不高，這就需要較大的負跨導來(lái)維持振蕩持續進(jìn)行；并且等效負跨導的絕對值必須比維持等幅振蕩時(shí)所需要的跨導值大才能保證起振，所以?xún)蓪︸詈暇w管需要設置較大的寬長(cháng)比，但大的寬長(cháng)比同時(shí)帶來(lái)較大的寄生效應，造成相位噪聲和調諧范圍受到影響，最終在底端用兩個(gè)nmos晶體管形成負電阻以補償vco的損耗。根據小信號模型分析，忽略各種寄生及高階效應，可以估算得到等效負電阻rg的絕對值大小為（設兩個(gè)有源器件跨導分別為gm1，gm2）：

(2)　

頂端的pmos晶體管提供偏置電流，這種結構所需的電源電壓很低。

整個(gè)設計基于tsmc的0.35μm鍺硅射頻工藝模型pdk，共有三層金屬。其中，電感為平面螺旋八邊形，由頂層金屬繞制而成。選取電感值為0.6nh，那么在振蕩頻率選定的情況下可以確定總的電容大小。構成lc振蕩回路里的電容成份有電感的寄生電容（很?。?，nmos晶體管的漏－襯底電容，柵－漏電容，柵－源電容和最重要的積累型mos電容。在保證起振的情況下，為了獲得更大的調諧范圍，最后一項所占比例必須盡可能大。

圖6 vco的調諧曲線(xiàn)

最后采用的電源電壓為1.5v，功耗約為10mw。用cadence平臺下的spectrerf進(jìn)行仿真，得到的調諧曲線(xiàn)如圖6所示?？刂齐妷涸?～2v變化時(shí)，振蕩頻率在3.59～4.77ghz間變化，中心頻率為4.18ghz，調諧范圍約為28％。中心頻率處的相位噪聲曲線(xiàn)如圖7所示，此時(shí)的控制電壓為0.75v，對應偏移量600khz的相位噪聲為-128db/hz。

圖7 vco的相位噪聲曲線(xiàn)

當控制電壓由0.75v變到2v時(shí)，振蕩頻率變?yōu)?.77ghz，相位噪聲變?yōu)?nbsp; -135db/hz，降低了7db。這是由兩個(gè)方面的原因引起的，首先是由于lc振蕩回路總的電容減小，振蕩頻率增加，這就減小了要維持振蕩所需的負跨導，但因為兩個(gè)nmos晶體管提供的負跨導幾乎不變，所以就使得穩定振蕩幅度增加，相位噪聲減小。另外一方面是源于此過(guò)程中積累型mos電容的溝道寄生電阻會(huì )隨著(zhù)電壓升高而變小，從而降低了損耗，降低了相位噪聲。

與采用反型mos變容管設計的vco比較，由于電子具有較高的遷移率，使得積累型mos電容的溝道寄生電阻比反型mos電容要低，即意味著(zhù)積累型mos電容具有較高的品質(zhì)因數，導致了vco整體性能有所提高，特別是相位噪聲有所減少。比較結果如表1所示?？紤]到工藝和功耗等因素，采用積累型mos電容有更大的優(yōu)勢。

表1  兩種mos電容vco的性能比較

結論

基于0.35μm工藝，考慮低壓和低功耗，設計了一個(gè)工作頻率為4.2ghz的vco，并在該電路中分別采用積累型mos電容和反型mos電容進(jìn)行調諧。仿真結果表明，兩種vco調諧范圍與中心頻率幾乎相同，在功耗約為10mw的情況下，積累型mos調諧的vco表現出更好的相位噪聲性能。

參考文獻

1. j. craninckx and m. steyaert. low-noise voltage-controlled oscillators using enhanced lc-tanks. ieee transactions on circuits and systems, 1995; 42(12): 794-804.
   
2. j. craninckx and m. steyaert. a 1.8-ghz low-phase-noise cmos vco using optimized hollow spiral inductors. ieee journal of solid-state circuits, 1997; 32(5): 736-744.
   
3. p. anddeani and mattisson s. a 2.4 ghz cmos mono1ithic vco based on an mos varactor. proc. iscas’99[c], 1999. 557- 560.
   
4. p. andreani and mattisson s. on the use of mos varactor in rf vc0’s. ieee journal of solid-state circuits, 2000; 35(6): 905-910.