Transceiver對電源文波噪聲的要求

XILINX在Transceiver用戶(hù)手冊里提出了對模擬電源的文波噪聲要求：10mV p-p 10kHz~80Mhz。大多數客戶(hù)一看到該指標要求的第一反應是——我做不到，XILINX的Transceiver不好，對電源要求太嚴了!

事實(shí)是這樣的嗎？不是。XILINX在其用戶(hù)手冊里給出該指標，是為了方便客戶(hù)作電源設計。因為，有數據可以參考了。很多其他供應商沒(méi)有給出該指標要求，不等于沒(méi)有要求。他們往往是通過(guò)應用筆記等其他形式規定具體的濾波網(wǎng)絡(luò )來(lái)達到他們的要求，這樣反而減小了客戶(hù)的應用靈活性，往往是不可能?chē)栏駥?shí)現的。因為客戶(hù)的器件庫不見(jiàn)得有供應商推薦的器件。

隨著(zhù)Transceiver的工作速率越來(lái)越高，通道數越來(lái)越多，需要的電源電流越來(lái)越大。原來(lái)的LDO+LC濾波網(wǎng)絡(luò )架構受到挑戰，電源效率太低，散熱是大問(wèn)題。因此，在實(shí)際的應用中不得不考慮用DC/DC給Transceiver供電，選擇怎樣的DC/DC？沒(méi)有技術(shù)指標，看來(lái)是不可接受的了。

XILINX給出10mV p-p 10kHz~80Mhz的指標是有依據的，可實(shí)現的。XILINX最早在UG366里給出該指標時(shí)做過(guò)電源噪聲到輸出Jitter的傳遞函數測試，結果如圖1：

圖1 電源文波噪聲到輸出Jitter的傳遞函數曲線(xiàn)

可見(jiàn)，隨著(zhù)頻率的升高，每毫伏產(chǎn)生的輸出Jitter增加。在10MHz時(shí)的靈敏度大約是1.5pS/mV。我們再來(lái)看看Tranceiver對哪個(gè)頻點(diǎn)的Jitter最敏感？能容忍多少Jitter惡化？根據GTX的特性報告RPT120， 10MHz的Jitter對CDR的性能惡化最敏感（圖2）。根據GTX的特性報告RPT120，可以接受約0.1UI（16pS @6.5Gbps）的Jitter惡化（圖3）。此時(shí)，對CDR的性能只有微弱影響。

圖2.在不同頻點(diǎn)注入0.4UI的Jitter的CDR 抖動(dòng)容忍度曲線(xiàn)

圖3. 在10MHz頻點(diǎn)注入不同Jitter的CDR 抖動(dòng)容忍度曲線(xiàn)

但是，對于電源測試來(lái)說(shuō)，10mV p-p 10kHz~80Mhz的指標確實(shí)是挑戰。很多儀表（示波器）的本底噪聲可能已經(jīng)接近5mV，如果探頭系統不用細同軸線(xiàn)加DC Block的辦法，從探頭引入的噪聲可能已經(jīng)超過(guò)了10mV p-p。因此，需要選用本底噪聲低的示波器，最好有可調頻點(diǎn)的濾波器，只測10kHz~80Mhz頻率段。將示波器的垂直分辨率調到5mV/格，水平方向設成100uS/格，作長(cháng)余輝測試（見(jiàn)圖4）。量其最大峰峰值，要求不超過(guò)10mV。如果發(fā)現最大峰峰值有少量超過(guò)10mV，我們可以用頻譜儀作一個(gè)附加測試，看看主要的噪聲頻譜在什么地方（見(jiàn)圖5）？如果不在敏感頻率上（比如10MHz），而是在低頻段（比如1MHz以下），對系統的性能就不會(huì )有較大的影響?？梢圆惶幚?，因為在低頻段對電源濾波作處理的代價(jià)很大。比如，需要換用LDO，增加系統散熱負擔。

圖4 長(cháng)余輝法測試電源噪聲

圖5 頻譜儀法測試電源噪聲譜

從最近幾年的工程實(shí)踐來(lái)看，即使是沒(méi)有使用單獨的DC/DC模塊給SERDES供電，也沒(méi)有引起SERDES問(wèn)題。即使測量發(fā)現問(wèn)題，也都是測量本身未按正確方法測引入的問(wèn)題。因此，XILINX給出的電源文波噪聲的要求是科學(xué)的、合理的可以實(shí)現和驗證的。