電池續航力不夠？讓我們一起創(chuàng )新PMIC設計技術(shù)吧！

　　儘管如此，來(lái)自于多核心裝置的功率優(yōu)勢卻相當顯著(zhù)。多核心裝置將簡(jiǎn)單的任務(wù)指派給一顆核心，同時(shí)將更復雜的任務(wù)、需要較多功率的任務(wù)導向其他的核心。每一個(gè)四核心或是八核心的應用處理器必須以特定的順序從休眠狀態(tài)中啟動(dòng)以及關(guān)機。PMIC扮演著(zhù)如同系統傳導者的角色，告知每一個(gè)基頻或是應用處理器裝置中的個(gè)別電路方塊，何時(shí)須被喚醒以及何時(shí)必須進(jìn)入休眠狀態(tài)以節省能量。大多數的工作負載依然是單一執行緒，并且需要在高頻下運作，所以系統單晶片必須能夠有效率的提供總處理能力及單核心效能。

　　安謀國際（ARM）標示為big.LITTLE的異構核心，將一個(gè)小型但高效的核心與較大且較復雜的核心搭配在一起，并且可以在兩者之間切換。行動(dòng)裝置必須要透過(guò)高效的電源管理解決方案降低切換所造成的功率損耗。簡(jiǎn)而言之，若每一個(gè)電路方塊都要同時(shí)處在高效能模式，則將無(wú)法具備足夠的功率或散熱能力。當執行一款高度真實(shí)感及具互動(dòng)性的游戲時(shí)，顯示螢幕與圖形處理器（GPU）將會(huì )使用大部分的功率；這時(shí)CPU必須降低頻率與電壓，以便于提供最佳整體效能。假如這時(shí)也出現明顯的無(wú)線(xiàn)數據流量時(shí)，一切將變得更為復雜。最終的結果就是，必須要有一顆先進(jìn)的PMIC來(lái)處理這些流程的切換。

　　LTE與功率效能挑戰

　　LTE智慧型手機也帶來(lái)功率效能上的挑戰?，F今的數位模組技術(shù)可以將更多的資料位元壓縮至每一個(gè)射頻（RF）頻道，其結果是造成更為復雜的波形，同時(shí)有著(zhù)較高的波峰因素（Crest Factor），波峰因素是指波峰相對于平均功率比值（Peak-to -average-power-ratio， PAPR）。

　　LTE訊號有著(zhù)非常高的波峰因素（一般而言是7.5？8dB PAPR），導致發(fā)射器必須具有較高的峰值功率需求。傳統的固定電壓功率放大器（PA）在處于發(fā)射波形的波峰時(shí)，且處于壓縮狀態(tài)下時(shí)，具有極佳的能源效率。假如設計工程師傾向于使用可以逐漸增加的較大型供應電壓功率放大器時(shí)，許多的能量將被浪費掉，同時(shí)在下次電池充電之前，LTE裝置的可利用時(shí)間可能會(huì )降低到1個(gè)小時(shí)之內。

　　為將功率效能最佳化，必須使用兩顆輔助PMIC管理智慧型手機上較為復雜的電壓與電流需求。封包追蹤（Envelope Tracking）也是一項新興且有潛力的電源供應技術(shù)，可用來(lái)改善LTE行動(dòng)電話(huà)的無(wú)線(xiàn)頻率功率放大器（Radio Frequency Power Amplifier）的能源效率。它以動(dòng)態(tài)的供應電壓取代無(wú)線(xiàn)頻率功率放大器供應固定的直流電壓，如此一來(lái)可以更密切的追蹤振幅，或是發(fā)射無(wú)線(xiàn)頻率訊號的封包。

　　封包追蹤技術(shù)的目標，在于改善功率放大器承載較高波峰平均功率比訊號的效率。要在有限的頻譜資源內提供高資料處理能力，必須使用有著(zhù)較高波峰平均功耗比的線(xiàn)性模組。很不幸的是，傳統電壓源固定的功率放大器，在這些情況下運轉時(shí)效率都較低。在封包追蹤的功率放大器中，可藉由改變功率放大器供應電壓，與無(wú)線(xiàn)頻率訊號的封包同步，進(jìn)而改善其效率。

　　節省電路板空間　PMIC整合音訊芯片

　　OEM也面臨節省電路板空間的壓力，他們必須釋放出更多的面積以容納新功能，同時(shí)還要維持裝置的輕薄短小并降低成本。針對這些目標，叁維（3D）封裝或是晶片堆疊技術(shù)的使用能產(chǎn)生優(yōu)勢。一般而言，晶片堆疊是利用低密度接線(xiàn)或銲錫凸塊連接不同堆疊層。業(yè)界在單一封裝中整合或堆疊完全可配置PMIC及低功耗音訊編解碼晶片（Audio CODEC），在單晶片上整合超過(guò)四十個(gè)不同高低電壓的電路及類(lèi)比功能，大幅節省電路板空間及成本。

　　不只節省空間，業(yè)界音訊編解碼晶片還能為消費裝置提供理想的音訊效能。藉由在數位訊號處理器（DSP）內整合先進(jìn)回音消除軟體，音訊編解碼晶片能過(guò)濾背景雜音并增加聲音清晰度，如此一來(lái)，即使是在吵雜的環(huán)境中也能提供豐富、低頻及高清晰的頻率。

　　除晶片堆疊技術(shù)外，未來(lái)業(yè)界將看見(jiàn)其他節省電路板空間新技術(shù)。其中一種技術(shù)是3D整合，是透過(guò)直通硅晶穿孔（Through-Silicon Via， TSV）連接不同電路層，TSV較為密集且能提供更強大的連接能力，可以跨越更多層并節省更多電力。3D整合一開(kāi)始是被用來(lái)封裝高速記憶體及SoC，用來(lái)為繪圖功能提供更優(yōu)異的頻寬，而它現在絕對是未來(lái)值得被好好觀(guān)察的領(lǐng)域。

　　輕薄特色恐引發(fā)高漏電流

　　行動(dòng)裝置尺寸愈趨輕薄短小，但卻裝入比以往更多功能。更細小的元件尺寸可能會(huì )引發(fā)高漏電流的危險性，這是短通道效應及不同的摻雜水平所致，而這最終會(huì )讓產(chǎn)業(yè)無(wú)法朝更小的尺寸邁進(jìn)。

　　此外，新堆疊材料的出現例如高介電常數金屬閘極（HKMG），以及鰭式場(chǎng)效電晶體（FinFET）此類(lèi)完全空乏型電晶體（Fully Depleted Transistor）?，F在的FinFET是3D結構，在平面基板上升起，相較于同樣面積的平面閘，FinFET可以提供更大的容量。通道周?chē)拈l門(mén)能提供優(yōu)秀的通路控制，如此一來(lái)，當元件處于斷開(kāi)狀態(tài)時(shí)，能通過(guò)主體的漏電流就微乎其微。這讓低臨界電壓值的使用可行，以實(shí)現最佳切換速度及功率。

　　還有許多其他有潛力的技術(shù)藍圖。例如，戴樂(lè )格（Dialog）與臺積電共同合作最先進(jìn)的0.13微米（μm）Bipolar-CMOS- DMOS（BCD）技術(shù)，用于在小型單晶片電源管理晶片中整合先進(jìn)邏輯、類(lèi)比及高電壓元件，以支援下世代的智慧型手機、平板電腦及Ultrabook。

　　BCD製程技術(shù)代表驅動(dòng)半導體產(chǎn)業(yè)各領(lǐng)域，包括應用端、設計及製程持續前進(jìn)的創(chuàng )新力量。此技術(shù)在同一片晶圓上結合類(lèi)比Bipolar（B）元件、互補金屬氧化物半導體（CMOS）以及雙重擴散金屬氧化物半導體（Double Diffused Metal Oxide Semiconductors， DMOS）。系統設計師採用此技術(shù)，減少功率損失、電路板空間及成本。該技術(shù)有助于製造更好、更小及更創(chuàng )新的產(chǎn)品。同時(shí)，由于現在的BCD技術(shù)是以6吋晶圓製造，晶圓廠(chǎng)能讓他們幾乎折舊完畢的產(chǎn)線(xiàn)得以繼續貢獻生產(chǎn)力，如此能減少終端客戶(hù)的成本并產(chǎn)生利潤，或是能擁有投資其他新興技術(shù)的更多空間。

　　直流對直流（DC-DC）電源轉換器是現今電源管理積體電路的基礎元件。業(yè)界專(zhuān)利的TIPS（Transformative Integrated Power Solutions）技術(shù)採用一種以交換電容技術(shù)為基礎的獨特轉換方法。該項技術(shù)允許使用較小的導電元件，除提升效率之外，并且可以達到比競爭技術(shù)更高的整體電源密度，為可攜式和資料中心應用提供顯著(zhù)的優(yōu)勢。

　　電源管理決定品牌成敗

　　根據產(chǎn)業(yè)預測，行動(dòng)運算裝置需求正持續增加。行動(dòng)裝置正從個(gè)人資訊裝置進(jìn)化為行動(dòng)運算平臺，對日常需求扮演愈來(lái)愈重要的角色。與此同時(shí)，電源效能正迅速成為這個(gè)時(shí)代的關(guān)鍵問(wèn)題。智慧型手機使用者若高度滿(mǎn)意手機電池壽命，相較于不滿(mǎn)意的使用者，前者再次購買(mǎi)同品牌手機的可能性較高。在高度滿(mǎn)意手機電池壽命 （在10分量表中選擇10分）