MCU CPLD變壓器測試系統設計
加入技術(shù)交流群
間隔計數值：
Tsj=Tc/N (2)
則以Tsj為周期進(jìn)行采樣，即可實(shí)現采樣頻率的實(shí)時(shí)跟蹤，保證了交流等間隔采樣，為實(shí)現這一過(guò)程，通常采用的電路結構為：來(lái)自電壓(流)互感器的電壓(流)經(jīng)過(guò)低通濾波器和跟隨器，經(jīng)過(guò)零比較器(可用LM339)整形成方波，經(jīng)光耦(如4N35)送到80C196KC的高速輸入接口 HS1.0利用方波的上升沿觸發(fā)高速輸入中斷，側得每個(gè)工頻周期計數值Tc。單片機由式(2)計算得到采樣間隔時(shí)間Tsj。以Tsj為時(shí)間間隔，設置軟件定時(shí)器中斷，在軟件定時(shí)器中斷中進(jìn)行采樣間隔設置，主程序根據其確定啟動(dòng)A/D的時(shí)間間隔，完成周期誤差的大大減少和采樣頻率的實(shí)時(shí)跟蹤。
4 CPLD模塊設計
明確了CPLD的主要作用后，我們在Max+Plus II軟件上用VHDL語(yǔ)言分別實(shí)現這些模塊功能，設計包括4個(gè)階段：設計輸入、設計處理、設計驗證和器件編程。VHDL主要用于描述數字系統的結構、行為、功能和接口。非常適用于可編程邏輯芯片的應用設計。
4.1 主要模塊進(jìn)程
系統檢測變壓器時(shí)，MCU在正常初始化后，有鍵盤(pán)輸入時(shí)會(huì )要求CPLD運行按鍵響應進(jìn)程;CPLD根據所鍵入型號運行繼電器控制進(jìn)程，操作繼電器板，并上傳操作結果，MCU在認為前述操作正常后，才會(huì )要求CPLD啟動(dòng)對A/D控制的進(jìn)程，模/數轉換結果會(huì )送給MCU;MCU對轉換結果進(jìn)行處理后，又會(huì )要求CPLD運行顯示進(jìn)程，顯示結果LCD上。4.2 仿真
以讀A/D結果(ReadOperation)進(jìn)程為例進(jìn)行仿真。
——進(jìn)程名稱(chēng)：ReadOperation
——敏感變量，RD
——輸出變量，DataBusIn(送到數據總線(xiàn)上)
——目的：讀操作
ReadOperation：process(RD，Enlcd，En125Low，En125High，CSIF，CSIM)
需要說(shuō)明的是，信號變量在仿真時(shí)需聲明其初始值，本讀操作進(jìn)程中的信號變量自會(huì )有其他進(jìn)程(如片選進(jìn)程)為其賦值，“”作為連接運算符，可將多個(gè)對象或矢量連接成位數更大的矢量，對ReadOperation進(jìn)程編譯仿真的波形圖如圖3所示。
5 結語(yǔ)
經(jīng)過(guò)現場(chǎng)試用得到實(shí)驗測試數據，表1列出3臺BX1-34型變壓器的部分參數測試結果，其中I次空流代表原邊空載電流，空壓II12指二次繞組1和2端的空載電壓，其他類(lèi)推，II次空壓為二次繞組的總空載電壓，滿(mǎn)載電壓指在二次繞組串接8Ω電阻時(shí)的電壓值。
結果滿(mǎn)足《信號維護規則)中對變壓器“輸入額定電壓，二次端子電壓空載時(shí)其誤差不大于端子額定電壓值的10%；容量為30-60VA的變壓器滿(mǎn)載時(shí)，其二次端子電壓不小于端子額定電壓值的85%”的規定。
本次開(kāi)發(fā)綜合考慮了MCU和CPLD的相互作用，采用了交流采樣技術(shù)，認真考慮VHDL進(jìn)程并行和CPLD的結構特點(diǎn)，并應用電路簡(jiǎn)化的幾種技巧與方法，充分利用CPLD的硬件資源優(yōu)化電路，實(shí)現系統對穩定性，精確度等方面的要求。
評論