對共模扼流圈的高速CCD驅動(dòng)電路特點(diǎn)深入分析

電荷耦合器件(CCD)在光電成像領(lǐng)域獲得了廣泛的應用，它具有高速、低噪聲、寬動(dòng)態(tài)范圍以及線(xiàn)性響應等優(yōu)點(diǎn)，然而要使CCD 正常工作，需要成像電路的支持。其中，CCD驅動(dòng)電路是成像電路的重要組成部分，驅動(dòng)電路負責把CCD收集的電荷包通過(guò)移位寄存器移動(dòng)到輸出節點(diǎn)進(jìn)行信號電壓的輸出。由于是串行移位，因此需要高速的驅動(dòng)電路，而在高速成像領(lǐng)域，驅動(dòng)電路的工作速度更高。此外，CCD驅動(dòng)波形的電壓幅度往往很高，而CCD的移位寄存器是電容性負載，高速大電壓幅度驅動(dòng)電容性負載需要較大的功耗，因此，基于CCD 的成像系統功耗都相對較大，功耗大會(huì )導致CCD驅動(dòng)器溫度較高，溫度高會(huì )影響系統的可靠性和壽命。

針對這個(gè)問(wèn)題，采用CCD驅動(dòng)器首先產(chǎn)生低電壓的驅動(dòng)信號，然后利用共模扼流圈進(jìn)行電壓的放大。由于CCD 驅動(dòng)器的電壓降低了，使得CCD 驅動(dòng)器的自身功耗大幅度下降。由于共模扼流圈的差模電感很小，可以有效避免和CCD 的容性負載產(chǎn)生諧振，因此可以保證驅動(dòng)信號的質(zhì)量。

1 CCD驅動(dòng)電路分析

為了設計高速低功耗CCD 驅動(dòng)電路，首先對CCD驅動(dòng)電路進(jìn)行建模分析。圖1所示為CCD 驅動(dòng)電路的等效模型。其中V 為驅動(dòng)器的信號輸出，Rdrv 代表驅動(dòng)器的戴維寧等效內阻，Cdrv 代表驅動(dòng)器的等效電容，Rccd代表CCD內部的走線(xiàn)等效串聯(lián)電阻，Cccd代表CCD的等效負載電容?？梢?jiàn)CCD 驅動(dòng)電路為RC 充放電電路。

對于RC電路，其功耗可以用公式(1)近似給出。

式中：C 為電容值大小;V 為信號電壓幅度大小;f 為信號的工作頻率。公式中并不包含電阻R 的項，而實(shí)際上功耗則都消耗在電阻R 上，因為電容是不會(huì )消耗功耗的。對于相同的電容C ,當電阻值R 較大時(shí)，瞬態(tài)電流值較小但瞬態(tài)電流持續時(shí)間較長(cháng);當電阻值R 較小時(shí)，瞬態(tài)電流值較大但瞬態(tài)電流持續時(shí)間較短。這是公式中沒(méi)有電阻R 項的原因。

公式(1)還指出功耗和電壓的平方是成正比的。因此只要把電壓幅度降低就能大幅度降低功耗。而CCD的驅動(dòng)電壓往往很高，例如很多CCD 的復位脈沖驅動(dòng)電壓幅度可以達到10 V.驅動(dòng)電路的功耗由驅動(dòng)器的功耗和CCD的功耗兩部分組成。驅動(dòng)器的功耗是由于驅動(dòng)器內部的寄生電容導致的。例如CCD 驅動(dòng)器EL7457 的內部電容約為80pF。通過(guò)共模扼流圈對電壓放大可以使得驅動(dòng)器的輸出電壓幅度下降，這樣就可以有效地降低驅動(dòng)器的功耗。2 基于共模扼流圈的驅動(dòng)電路設計

共模扼流圈是一個(gè)緊密耦合的1∶1變壓器，其漏電感較小。圖2所示為變壓器的電路符號，其由線(xiàn)圈電感L1 和線(xiàn)圈電感L2 組成，其互感為M .當L1 = L2 = M時(shí)，該變壓器就是共模扼流圈。

分析此類(lèi)含有耦合電感的電路，采用的方法是去耦等效受控源，如圖3 所示。把具有耦合的電路拆分成兩個(gè)獨立的支路進(jìn)行分析。公式(2)和(3)給出具體的計算方法。

根據上述公式可知，當差模信號通過(guò)共模扼流圈時(shí)，由于磁通量相互抵消，所以就像共模扼流圈不存在一樣;當共模信號通過(guò)共模扼流圈時(shí)，由于磁通量相互疊加，所以共模扼流圈具有很大的阻抗。這里采用共模扼流圈實(shí)現高速CCD驅動(dòng)的電路拓撲[4]如圖4所示。圖中V1 代表CCD 驅動(dòng)器，L1 和L2 組成共模扼流圈，其同名端在圖中用小圓圈標出。C1 為交流耦合電容，避免變壓器直流短路。R1 和C2 為端接網(wǎng)絡(luò )，用于抵消共模扼流圈的漏電感。R2 代表CCD的等效串聯(lián)電阻，C2 代表CCD的等效負載電容。共模扼流圈在該電路中的作用是把輸入信號的電壓幅度放大2倍。其工作原理為輸入信號分別從L1 和L2 的非同名端加入。那么L2 產(chǎn)生的磁通會(huì )在L1 的兩端產(chǎn)生感應電壓，該感應電壓和加在L1 端的電壓疊加從而實(shí)現了電壓的2倍放大。R1和C2 的取值需要在實(shí)際的電路板調試時(shí)進(jìn)行調整以保證