基于VHDL的Petri網(wǎng)系統的FPGA實(shí)現

作者：時(shí)間：2009-01-09 來(lái)源：網(wǎng)絡(luò )

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢(xún)

4變遷時(shí)化有色Petri網(wǎng)CTPN的實(shí)現

4.1 CTPN網(wǎng)簡(jiǎn)介

CTPN＝{P, T, F, C, S, G}為變遷時(shí)間化的有色Petri網(wǎng),其中,
P 是一個(gè)有限的庫所集合。庫所包含有色托肯。

T 是一個(gè)有限的變遷集合。每個(gè)變遷均有一正實(shí)數的持續時(shí)間。一個(gè)激發(fā)顏色集與變遷相聯(lián)系,其中每種顏色表明了一種激發(fā)的可能性。

F 是與變遷相聯(lián)系的函數,表明了變遷激發(fā)后其輸入弧和輸出弧上信息的轉換關(guān)系,若F為恒等函數,則省略不標。
C 是與庫所相連的顏色的集合,C＝{C1,C2…Ci}。

4.2 CTPN網(wǎng)的元件實(shí)現

PROCESS進(jìn)程是VHDL語(yǔ)言中最有特色的部分。在一個(gè)VHDL語(yǔ)言設計中,一個(gè)結構體中可以包括多個(gè)進(jìn)程,而進(jìn)程之間是并發(fā)的關(guān)系,同時(shí)又可以通過(guò)信號實(shí)現進(jìn)程之間的聯(lián)系。在有色Petri網(wǎng)的實(shí)現過(guò)程中,主要利用了vhdl語(yǔ)言中的進(jìn)程語(yǔ)句process,根據庫所中的顏色設置所需的進(jìn)程,并將每一種顏色作為每一個(gè)相對應進(jìn)程的敏感信號,而敏感信號的任何變化都可以啟動(dòng)進(jìn)程的運行,當敏感信號不發(fā)生變化時(shí),進(jìn)程是掛起的,從而實(shí)現了有色Petri網(wǎng)中庫所對不同顏色的識別。

如圖5(a)所示為一個(gè)簡(jiǎn)單的變遷時(shí)化有色petri網(wǎng)模型,具有顏色集{b,y},如果P1中有標記b(或y),則變遷T1對于顏色b(或y)是使能的,T1的激發(fā)包括從庫所P1中移去一個(gè)標記b(或y),在P2中增加一個(gè)標記b(或y)。該模型的庫所和變遷元件的實(shí)現如圖5(b)、(c),其部分源程序為:
architecture beh of p_c is
begin
process(clk,reset,inb,outb)
…
end process;
process(clk,reset,iny,outy)
…
end process;…end beh;

變遷元件T_C的實(shí)現是將同步PN網(wǎng)中的變遷根據激發(fā)顏色進(jìn)行細化。將變遷元件T_C和計時(shí)器相連即可實(shí)現時(shí)化的有色變遷,在Max＋PlusⅡ中形成可調用的時(shí)化變遷元件timc。

對圖5(a)模型的硬件實(shí)現通過(guò)調用庫所元件P_C和變遷元件T_C、timc實(shí)現,其實(shí)現的頂層元件圖如圖6(a)所示。并在Max＋PlusⅡ中對其作仿真,波形圖如圖6(b)。

5 本文作者創(chuàng )新點(diǎn)

本文給出了幾種Petri網(wǎng)系統的硬件實(shí)現方案,采用VHDL語(yǔ)言分模塊實(shí)現,描述元件的功能并將元件存入WORK庫中,使設計具有很強的可讀性、可重復性、及可修改性,大大提高了系統的開(kāi)發(fā)效率。

參考文獻

[1] R. 大衛、H. 奧蘭著(zhù),黃建文、趙不賄譯。佩特利網(wǎng)和邏輯控制
器圖形表示工具[M],北京:機械工業(yè)出版社,1996

[2]趙不賄,景亮,嚴仰光。Petri網(wǎng)的硬件實(shí)現[J],軟件學(xué)報,2002(10):1652－1658

[3] Naehyuck Chang, Wook Hyun Kwon, Jaehyun Park. FPGA-based Implementation of Synchronous Petre Nets, Industrial Elecronics, Contorl and Instrumenation,1996,Proceed.

[4] 祝習兵,胡健生,黃金志?；贑PLD的基本Petri網(wǎng)系統的硬件實(shí)現[J],現代電子技術(shù),2004(3):102－105

[5] 趙不賄,嚴仰光,陸繼遠,唐平. 控制電路基于Petri網(wǎng)的圖形化設計與仿真研究[J],電路與系統學(xué)報,2005(5):54－58

[6] 沈憲明,白瑞林,章智慧. 基于FPGA的模糊CMAC網(wǎng)絡(luò )的硬件實(shí)現
[J]. 微計算機信息, 2006, 2-2: 基于FPGA的模糊CMAC網(wǎng)絡(luò )的硬件實(shí)現

上一頁(yè) 1 2 3 下一頁(yè)

新聞中心

基于VHDL的Petri網(wǎng)系統的FPGA實(shí)現

評論

相關(guān)推薦

技術(shù)專(zhuān)區