FPGA+DSP核心架構的實(shí)時(shí)三維圖像信息處理

2 模塊設計

2.1 視頻采集與數字化模塊

由于模擬攝像機采集的是PAL制的復合視頻信號(CVBS)，所以必須先將其數字化才能開(kāi)始后繼數字視頻處理。視頻采集與數字化模塊主要包括一片視頻多路復用器MAX440、一片SAA7111A、一片I2C接口控制器PCF8584和一些連接邏輯。MAX440用來(lái)快速切換來(lái)自不同模擬輸入端的模擬視頻流，SAA7111A模數轉換器是該模塊的核心，它采集模擬視頻，將其數字化為720×576的RGB(8，8，8)真彩色信號格式的數字視頻，其輸出的RGB真彩色信號為16位，其中高字節和低字節數據周期分別為74ns和37ns，即低字節的頻率是高字節的1倍。這樣就要利用觸發(fā)器和兩個(gè)分別為13.5MHz和27MHz的時(shí)鐘信號，將輸入數據格式轉換為24位、周期均為74ns的RGB真彩色信號，此外，它還為整個(gè)硬件系統提供必要的時(shí)鐘和同步信號；PCI接口控制器通過(guò)PCF8584來(lái)配置和控制SAA7111A，連接邏輯由FPGA實(shí)現。

2.2 FPGA圖像預處理模塊

預處理從巨大的視頻信息中提取極少量的對三維重建有用的信息傳送至DSP后處理。該模塊包括主處理FPGA芯片和高速FIFO，負責實(shí)時(shí)采集視頻信號并對采集到的無(wú)壓縮的視頻信息進(jìn)行預處理，包括提取激光中心線(xiàn)、提取輪廓線(xiàn)、提取中心顏色線(xiàn)三個(gè)部分。

為了提高視頻采集的整體性能，更重要的是為預處理提供相鄰的有激光幀和無(wú)激光幀，必須通過(guò)視頻幀緩存首先暫存無(wú)激光幀。緩存由3片AverLogic公司的AL422B及一些由FPGA實(shí)現的連接邏輯組成；當前端模塊輸出無(wú)激光幀時(shí)，SA7111A控制3片AL422B寫(xiě)操作，將其存入FIFO；當前端輸出有激光幀時(shí)，后端的視頻處理模塊控制3片AL422B進(jìn)行讀操作，讀出暫存在其中的無(wú)激光幀數據。預處理FPGA將讀取的無(wú)激光幀和有激光幀進(jìn)行相減運算。輸出同樣采用3組緩存分別用來(lái)暫存激光樣條數據、目標輪廓線(xiàn)數據和圖像中心線(xiàn)數據；所有模塊均采用同步時(shí)鐘控制，同步時(shí)鐘采用由SAA7111A模數轉換器產(chǎn)生的LLC2信號。為了提高系統速度，算法復雜、耗時(shí)較長(cháng)的計算過(guò)程進(jìn)行了流水線(xiàn)處理。

2.3 DSP三維重建模塊

為了應對三維圖像大數據量復雜高速運算的需要，這里采用了兩片TigerSHARC 201芯片并行三維重建運算。由控制FPGA對兩片DSP所要處理的圖像進(jìn)行任務(wù)分配，DSP結合預處理FPGA存入FIFO的數據和PCI總線(xiàn)所給處理參數進(jìn)行定標參數計算、坐標計算、三維重建和構型。由于TS201內部集成的總線(xiàn)仲裁機制，雙DSP可以實(shí)現無(wú)縫連接，大大減小了多DSP協(xié)調工作的設計難度。DSP間的連接是依靠其擁有的全雙工LinkPort，它采用LVDS（低電平差分信號）輸入數據。鏈路口能獨立或同時(shí)工作，在時(shí)鐘的上升沿和下降沿鎖存數據。鏈路時(shí)鐘頻率最高可以與處理器核相同，高達500MHz，每個(gè)鏈路能完成500Mbps的單向數據傳輸。每個(gè)DSP的4個(gè)LinkPort合起來(lái)最大的通透率為4.0Gbps。連線(xiàn)短且簡(jiǎn)單，不需要額外的輔助電路，且可有效防止連線(xiàn)長(cháng)引起的信號畸變。LinkPort傳輸協(xié)議由控制FPGA完成。

2.4 PCI通信接口模塊

根據三維信息獲取系統的速度傳輸要求，采用PCI接口完成該系統與通用PC的信息交互。PCI接口控制器是硬件部分的控制中心和數據交換中心，它接收設備驅動(dòng)程序的命令和數據，配置和控制系統的各個(gè)模塊使其協(xié)調工作，完成系統任務(wù)；它還負責將采集到和處理后的數據通過(guò)PCI總線(xiàn)轉送給通用PC。本系統采用PLX公司的32bit/33MHz PCI9030作為接口芯片，串行EEPROM-FM93CS56L電可擦除只讀存儲器保存PCI9030的配置信息。
2.5 系統控制與數據交換模塊

控制單元對處理器的數據處理單元和輸入數據格式轉換單元以及所有FIFO存儲器產(chǎn)生控制，與預處理FPGA配合完成DSP的LinkPort協(xié)議。由于數據處理單元中為流水處理，在控制單元的設計中要特別注意由流水線(xiàn)產(chǎn)生的固定周期的延時(shí)，延時(shí)的周期數等于相應流水線(xiàn)的級數?？刂茊卧€與PCI接口連接，接收來(lái)自主計算機的控制信號和背景閾值等信息?？刂艶PGA還是SAA7111A、PCI接口和DSP之間的圖像和信息交換的橋梁，為其提供所需要的參數和數據信息。