利用低成本FPGA設計下一代游戲控制臺
加入技術(shù)交流群
高速的芯片至芯片互連
FPGA通過(guò)高速的芯片至芯片互連技術(shù)與GPU和CPU連接，這些技術(shù)包括HyperTransport、PCI Express或串行RapidIO。串行RapidIO和PCI Express是串行而非并行技術(shù)，即串行地發(fā)送數據，并通過(guò)LVDS以數據包的形式恢復數據，而不是一次恢復一位。從并行到串行接口的轉換系統可用較少的線(xiàn)路達到同樣的高速數據速率。
源同步和時(shí)鐘數據恢復接口
HyperTransport是一個(gè)源同步接口，而PCI Express和串行RapidIO采用時(shí)鐘數據恢復(CDR)技術(shù)，如下表所示。對于源同步接口而言，傳送方提供數據和差分時(shí)鐘，這樣就能較容易地在高達700Mbps的數據速率捕獲數據。
源同步和時(shí)鐘數據恢復接口。
當數據速率超過(guò)700Mbps時(shí)，數據通道之間的偏移成為數據有效窗的重要部分，特別是對寬數據通道而言。有些FPGA具有自動(dòng)對齊功能，能夠針對源同步接口管理數據偏移，從而有助于它們達到超過(guò)800Mbps的LVDS數據速率(有些情況下高達2Gbps)。
對于CDR接口而言，并沒(méi)有提供額外的差分時(shí)鐘。取而代之的是時(shí)鐘包含在串行數據包中，必須從數據中恢復出來(lái)。因此，對于CDR來(lái)說(shuō)時(shí)鐘偏移不是一個(gè)問(wèn)題，這與源同步不同。利用SERDES高速串行地發(fā)送數據包，CDR接收器將對數據本身鎖定相位以取得時(shí)鐘。
對于CDR而言，在高速情況下，SERDES抖動(dòng)是主要問(wèn)題。抖動(dòng)是指期待數據傳輸的位置發(fā)生了變化，使得難以準確地接收到數據包。如圖3所示的眼圖，抖動(dòng)使得圍繞眼睛的黃色帶的寬度發(fā)生變化，圖中用紅色表示。
圖3：CDR眼圖。
有些抖動(dòng)是隨機的，但大部分抖動(dòng)是確定性的，是由于其它信號以及靠近數據信號的半導體元件的開(kāi)關(guān)操作引起，或者是由數據模式的特性、傳輸的不平衡上升及下降時(shí)間所引起。
評論