基于FPGA的多路模擬信號源設計與實(shí)現

　　2．2 組成模塊設計

　　2．2．1 電源隔離單元

　　64路模擬量信號要求對每路信號進(jìn)行獨立電源隔離，本文采用的ADUM1300是基于A(yíng)DI公司磁耦隔離技術(shù)的通用型三通道數字隔離器，經(jīng)過(guò)自制高壓隔離信號調理電路，可以輸出系統任務(wù)要求的相互隔離的、獨立基準模擬量信號，實(shí)現SPI接口和數字轉換器的隔離。它采用了高速CMOS工藝和芯片級的變壓器技術(shù)，在性能、功耗、體積等各方面都有光電隔離器件無(wú)法比擬的優(yōu)勢。ADUM130數字隔離器在一個(gè)器件中提供三個(gè)獨立的隔離通道，兩端工作電壓為2．7V～5．5V，支持低電壓工作，并能實(shí)現電平轉換。另外，ADUM130具有很低的脈寬失真(3ns)，功耗僅為0．8mA，工作電壓為3V／5V，傳輸速率為1M／25M／90Mb／s，ADuM130還具有直流校正功能，有一個(gè)刷新電路保證即使不存在輸入跳變的情況下，輸出狀態(tài)也能與輸入狀態(tài)相匹配，這對于上電狀態(tài)和具有低數據速率的輸入波形或恒定的直流輸入情況是很重要的。

　　2．2．2 前端穩壓?jiǎn)卧?P>　　REF198精密電壓基準，初始精度0．05％，溫漂5ppm／℃，輸出電流30mA，最大電源電流45 μ A，電源電壓范圍6．4V～15V，輸出電壓4．096V，每路輸出電壓與理論設置值的誤差在30mV以?xún)?；每路驅?dòng)能力不低于5mA；該芯片同時(shí)為數模轉換(DAC)模塊和運放模塊提供工作電壓。

　　2．2．3 DAC單元

　　MCP4821是12位DAC芯片，本文中是單電源供電，32．768 MHz時(shí)鐘支持的SPI接口，溫漂50ppm／℃，電源電壓范圍2．7V～5．5V，內部參考電壓為2．048V，FPGA向MCP4821寫(xiě)入16位數據，如圖3所示，高四位是芯片配置位(Config bits)，其它12位是數據位(data bits)，在CS信號上升沿有效時(shí)，經(jīng)過(guò)16個(gè)時(shí)鐘脈沖完成轉換。

　　2．2．4 運算放大單元

　　AD824運算放大器是美國AD公司生產(chǎn)的單電源、低功耗、精密場(chǎng)效應輸入的運算放大器。采用雙電源工作時(shí)，它的輸出電壓能夠達到電源的正負電源電壓。AD824的芯片內含有四個(gè)性能匹配的運算放大器。在本設計的雙電源工作時(shí)，額定工作電壓由±1．5v到±18v。它們的輸出電壓擺幅僅比電源電壓小10mV。輸入信號有可能出現大于+VS時(shí)，運算放大器的同相輸入端串聯(lián)一個(gè)電阻，典型值為1k Ω，就能防止輸入信號的相位反相，但將產(chǎn)生附加的輸入電壓噪聲。

　　3 電磁干擾設計

　　在整個(gè)電路系統中，電磁干擾主要出現在輸入與輸出接口處，其內部結構一般不會(huì )出現電磁干擾。本系統對輸入輸出信號進(jìn)行接口保護，防止電磁干擾的產(chǎn)生；并采用線(xiàn)性電源及電源濾波模塊，關(guān)鍵模塊均進(jìn)行電磁屏蔽，以最大程度降低模塊問(wèn)的互擾。如圖4所示，左側為有電磁干擾的正弦波，可以很明顯地看出，在正弦波波峰位置突然出現一個(gè)下拉電平，經(jīng)過(guò)多次分析，此現象為輸入電源受到嚴重干擾而引起，右側為經(jīng)過(guò)II濾波模塊后的波形。

　　4 結束語(yǔ)

　　本文應用FPGA實(shí)現了模擬／數字信號采集系統設計，異步串行數據傳輸等，并且通過(guò)多路切換開(kāi)關(guān)循環(huán)采集，實(shí)現了對高速信號的采集和精確的電路設計，系統性能穩定，數據采集精度較高，抗干擾能力較強，具有很高的使用價(jià)值和良好的應用前景。經(jīng)過(guò)多次長(cháng)時(shí)間上電測試，能產(chǎn)生頻率、幅值可調的波形信號，每路波形輸出電壓基準隔離，調節精度高達1％，遠高于普通的信號源，完全滿(mǎn)足系統設計的要求，已成功應用于某遙測信號源。