一種基于VC++程序的FPGA重配置方案設計

　　引言

　　隨著(zhù)大規模集成電路的快速發(fā)展，系統設計已從傳統的追求大規模、高密度逐漸轉向提高資源利用率，使有限的資源可以實(shí)現更大規模的邏輯設計。利用現場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn)，通過(guò)重新下載存儲于存儲器的不同系統數據，從而實(shí)現不同的芯片邏輯功能，可以在很大程度上提高資源利用率。原始配置FPGA的方法是硬件設計者根據需求設計生成配置數據流，然后通過(guò)專(zhuān)用配置芯片對FPGA進(jìn)行配置，例如通過(guò)下載電纜將配置數據流存儲到FPGA配置存儲芯片中，該方法的整個(gè)過(guò)程需要芯片廠(chǎng)商的專(zhuān)用軟件參與。因此，該配置方法對依賴(lài)下載電纜，適合于產(chǎn)品研制過(guò)程中下載配置操作，且有一定的局限性，不適用對產(chǎn)品應用中的系統升級或系統重構。

　　結合對FPGA重配置方案的軟硬件設計，本文通過(guò)PC機并通過(guò)總線(xiàn)(如PCI總線(xiàn))將配置數據流下載到硬件功能模塊的有關(guān)配置芯片，從而完成配置FPGA的全過(guò)程。該方法的軟件部分基于Visual C++的開(kāi)發(fā)環(huán)境，并用C++語(yǔ)言開(kāi)發(fā)動(dòng)態(tài)連接庫，以用于軟件設計應用程序部分的調用。文中詳述了上層用戶(hù)對配置文件的處理、調用動(dòng)態(tài)連接庫中的發(fā)送函數、將配置數據流發(fā)送給硬件的軟件設計過(guò)程，并通過(guò)建立用戶(hù)與硬件的握手聯(lián)系，來(lái)提高配置數據的傳輸率。

　　1 FPGA的可重配置硬件方案

　　本文給出的設計方案將FPGA的配置程序文件看作一個(gè)“對象”，邏輯設計者先將所要完成的工作程序生成這樣的一個(gè)“對象”，然后由上位機通過(guò)某種通訊接口模塊及邏輯控制模塊，將其下傳到FPGA的配置芯片中來(lái)完成FPGA器件的重新配置，即通過(guò)對FPGA邏輯的重配置來(lái)完成系統的重構或升級。邏輯設計者最終通過(guò)上位機用戶(hù)界面的簡(jiǎn)單操作，即可完成硬件功能模塊的工作方式重構，其可重配置的系統硬件結構框圖如圖1所示。

　　圖1中借用原系統DSP處理器的控制功能來(lái)完成上位機控制命令及下載數據的接收，上位機與系統之間采用PCI總線(xiàn)接口。上位機命令由DSP處理器進(jìn)行解析，并隨后發(fā)送到配置芯片控制器中，配置芯片控制器可由CPLD器件構成，它的編程采用EEPROM或FLASH技術(shù)，且無(wú)需外部存儲器芯片。

　　在設計中，上位機通過(guò)PCI總線(xiàn)建立通信并發(fā)送配置命令及數據至DSP，DSP以串行方式通知配置芯片控制器發(fā)送控制命令以及要進(jìn)行配置的數據包，同時(shí)，配置芯片控制器在解析命令后，還應執行相應的操作，并完成FPGA配置芯片所需的下載時(shí)序及配置數據。配置芯片的數據下載過(guò)程稱(chēng)為編程操作，編程完成后，再啟動(dòng)配置操作，即可進(jìn)行FPGA從配置芯片讀取新的系統配置程序過(guò)程。與常用的FPGA配置方法相比較，本文所采用的FPGA可重構設計的硬件結構更加簡(jiǎn)單，用戶(hù)操作也更加方便，而且在對FPGA的配置芯片寫(xiě)入配置程序數據的時(shí)候，并不會(huì )影響到FPGA的繼續工作，系統重構的時(shí)隙也更小。

　　DSP控制程序一般采用中斷等待的設計思想，處理器上電啟動(dòng)后，首先對自身的工作方式進(jìn)行設置，然后對系統各個(gè)功能模塊進(jìn)行初始化操作，使其工作在一個(gè)確定的已知狀態(tài)下。之后，在完成系統的初始化以后，DSP程序進(jìn)入空閑等待狀態(tài)，直到標志著(zhù)上層命令已送達控制邏輯的中斷信號有效，程序再從空閑等待狀態(tài)進(jìn)入中斷服務(wù)程序，然后判斷是系統配置命令，還是其他工作命令。若接收到配置命令，則進(jìn)入串口中斷服務(wù)程序，隨后判斷配置命令的類(lèi)別，并進(jìn)入相應的子函數程序，包括配置模式、用戶(hù)模式、擦除、擦除延時(shí)、寫(xiě)數據等多個(gè)子函數。配置模式是指系統通過(guò)發(fā)送控制命令來(lái)獲取FPGA配置芯片的數據信號線(xiàn)、時(shí)鐘信號線(xiàn)以及片選信號線(xiàn)的控制權，從而進(jìn)行讀寫(xiě)操作。調用配置模式子函數后，發(fā)送不同的命令控制字，便可以選擇配置不同的配置器件。

　　本系統中的邏輯電路平臺由2片Altra公司FPGA芯片構成，其對應的配置芯片分別為EPCS16和EPCS1器件，設計中，可以分別為這兩片配置芯片設置各自的32位控制字。用戶(hù)模式子函數可在系統對EPCS配置芯片的寫(xiě)數據操作完成后，通過(guò)系統發(fā)送控制命令來(lái)釋放配置芯片EPCS的數據信號線(xiàn)、時(shí)鐘信號線(xiàn)以及片選信號線(xiàn)的控制權，這樣，FPGA將恢復到用戶(hù)所設置的工作模式。