利用Virtex-5LXT應對串行背板接口設計挑戰

　　IP核

　　大多數串行背板應用依然采用專(zhuān)有協(xié)議。然而，最近的一些新設計已開(kāi)始采用XAUI和GbE等標準化協(xié)議。這主要是因為一方面這些標準日益成熟，另一方面基于這些協(xié)議的交換結構專(zhuān)用標準產(chǎn)品(ASSP)也不斷涌現。利用ASSP實(shí)現交換應用可以大大縮短開(kāi)發(fā)周期，但是設計人員發(fā)現，必須通過(guò)提供增值功能(主要是在線(xiàn)卡上)來(lái)實(shí)現產(chǎn)品差異化。

　　由于這些串行收發(fā)器是專(zhuān)為支持大多數串行背板標準協(xié)議而設計的，因此FPGA是實(shí)現定制特性的理想平臺。串行收發(fā)器和交換接口一起允許實(shí)現符合標準的設計，并具有增值功能，而所有這些都是在單個(gè)芯片器件上實(shí)現的。

　　為了幫助縮短設計周期，Xilinx推出了面向XAUI、GbE、SRIO和PCIe等主要串行I/O接口標準的模塊化IP核。為了確?；ゲ僮餍?，這些IP核經(jīng)過(guò)了一系列兼容性測試和獨立的第三方驗證。為了有助于產(chǎn)生“輕量級”串行協(xié)議設計，Xilinx還推出了Aurora協(xié)議―它特別適用于要求最大限度地降低開(kāi)銷(xiāo)、優(yōu)化芯片資源利用率的比較簡(jiǎn)單的設計。

　　由于以太網(wǎng)和PCIe技術(shù)的應用范圍越來(lái)越廣，Virtex-5LXTFPGA也實(shí)現了嵌入式三態(tài)以太網(wǎng)MAC和PCIe端點(diǎn)模塊。這些特性能夠幫助節省大量FPGA資源，例如那些需要在控制板應用中實(shí)現接口的客戶(hù)。

　　目前，即使一些比較新的系統仍在使用并行接口芯片，因此，Xilinx也推出了適用于諸如SPI-4.2、SPI-3和PCI等常見(jiàn)并行接口的IP核，以便快速設計串行到并行橋，滿(mǎn)足許多應用的需求。

　　除了串行和并行接口IP核，Xilinx還提供了更加完善的IP解決方案，以進(jìn)一步縮短產(chǎn)品開(kāi)發(fā)周期和上市時(shí)間。包括用于優(yōu)化背板流量的流量管理器和允許板卡之間實(shí)現“多對多”連接功能的網(wǎng)狀結構參考設計。此外，ChipScope Pro串行I/O工具套件可以幫助設計人員快速設置和調試串行收發(fā)器，以及進(jìn)行BERT測試。

　　應用示例

　　下面，舉例說(shuō)明如何集成所有這些解決方案元件，打造一個(gè)適用于星形系統和網(wǎng)狀系統的完善的串行背板結構接口FPGA。

　　1. 星形背板拓撲應用

　　星形背板拓撲十分經(jīng)濟，尤其是在包含大量板卡的系統中，因此，大量高端基礎設備采用星形拓撲。圖1所示為實(shí)現了基于FPGA的星形交換接口的10GbE線(xiàn)卡示例。該FPGA例示了一個(gè)XAUI LogiCORE IP核，并利用4個(gè)串行收發(fā)器連接至16通道XAUI交換結構卡。此外，該FPGA還具備一個(gè)LogiCORESPI-4.2核，以連接至10Gbps網(wǎng)絡(luò )處理單元。

　　圖1：10GbE線(xiàn)卡中的星形結構I/FFPGA。

　　在串行接口和并行接口之間的是流量管理器IP解決方案，它負責對傳入和傳出的信息流執行服務(wù)質(zhì)量(QoS)相關(guān)功能。存儲器控制器負責控制主要用作數據包緩沖器的外部存儲器。這種結構的優(yōu)越性包括：提高了SerDes和邏輯電路功能的集成度、借助IP解決方案加快了產(chǎn)品上市時(shí)間、同時(shí)實(shí)現客戶(hù)特定系統技術(shù)規范。還可提供不錯的信號完整性和很低的SerDes功耗(總功耗僅為400mW左右)等?？蛻?hù)可以在XC5VLX50T器件上實(shí)現這一切。