利用Virtex-5LXT應對串行背板接口設計挑戰

　　采用串行技術(shù)進(jìn)行高端系統設計已占很大比例。在《EETimes》雜志最近開(kāi)展的一次問(wèn)卷調查中，有92%的受訪(fǎng)者表示2006年已開(kāi)始設計串行I/O系統，而在2005年從事串行設計的僅占6?%。

　　串行技術(shù)在背板應用中的盛行，大大促進(jìn)了這一比例的提高。隨著(zhù)對系統吞吐量的要求日益提高，陳舊的并行背板技術(shù)已經(jīng)被帶寬更高、信號完整性更好、電磁輻射和功耗更低、PCB設計更為簡(jiǎn)單的基于串行解串器(SerDes)技術(shù)的背板子系統所代替。

　　諸如XAUI和千兆位以太網(wǎng)(GbE)等有助于簡(jiǎn)化設計、實(shí)現互操作性的標準串行協(xié)議的問(wèn)世，進(jìn)一步推動(dòng)了串行技術(shù)的應用。此外，PCI工業(yè)計算機制造商協(xié)會(huì )(PICMG)制定的AdvancedTCA和MicroTCA等串行背板規格標準，也對串行技術(shù)的快速普及起到了重要作用。串行背板技術(shù)具有極大的優(yōu)越性，不但廣泛用于通信系統、計算機系統、存儲系統，還被應用到電視廣播系統、醫療系統和工業(yè)/測試系統等。

　　設計“頑癥”

　　盡管串行技術(shù)的應用已日益普遍，但許多設計挑戰依然橫亙在設計人員面前。背板子系統是整個(gè)系統的“心臟”，它必須能夠在板卡間提供可靠的信號傳輸。因此，在背板設計中，確保很高的信號完整性(SI)是首要任務(wù)。

　　另外，采用能夠以極低誤碼率驅動(dòng)背板的、基于SerDes技術(shù)的適當芯片也至關(guān)重要。在設計人員重復利用舊背板上的早期元件和設計規則的“早期系統升級”應用中，利用芯片元件來(lái)改善SI尤為重要。

　　開(kāi)發(fā)串行背板協(xié)議和交換接口(fabric interface)也是設計人員面臨的一個(gè)挑戰。大多數背板設計都利用了采用專(zhuān)有協(xié)議的早期專(zhuān)用集成電路(ASIC)，甚至一些比較新的背板設計也要求采用專(zhuān)有背板協(xié)議。因此，芯片解決方案必須十分靈活，能夠支持必要的定制化。雖然ASIC可以實(shí)現這一點(diǎn)，但是，ASIC通常成本高，而且存在風(fēng)險，因為產(chǎn)品需求量/銷(xiāo)量不確定，可能產(chǎn)生設計缺陷以及技術(shù)規格的更改等。

　　近來(lái)，基于現有標準的模塊化交換結構逐漸成為熱點(diǎn)技術(shù)。這種技術(shù)有助于縮短開(kāi)發(fā)周期，但所采用的芯片解決方案必須支持標準協(xié)議，并且允許靈活地對最終產(chǎn)品進(jìn)行獨具特色的定制。當然，還有成本、功耗和上市時(shí)間等不可回避的挑戰。為了應對串行背板設計中的這一系列挑戰，Xilinx推出了Virtex-5LXT FPGA平臺和IP解決方案。

　　串行背板解決方案

　　面向串行背板應用的Xilinx Virtex-5LXT FPGA的關(guān)鍵技術(shù)是嵌入式RocketIO GTP低功耗串行收發(fā)器。最大的Virtex-5LXTFPGA中最高可包含24個(gè)串行收發(fā)器，每個(gè)串行收發(fā)器的運行速率范圍均為100Mbps至3.2Gbps。結合可編程結構，該FPGA能夠以高達3.2Gbps的速率支持幾乎所有的串行協(xié)議，不論是專(zhuān)有協(xié)議還是標準協(xié)議。

　　對串行背板應用而言，更重要的是內置信號調理特性，包括傳輸預加重和接收均衡技術(shù)。這些特性可以實(shí)現速率高達數千兆比特的遠距離(通?？蛇_40英寸或更遠)信號傳輸。這兩種均衡方法都是通過(guò)增強高頻信號分量和衰減低頻信號分量，來(lái)最大限度地降低符號間干擾(ISI)的影響。區別在于，預加重是對線(xiàn)路驅動(dòng)器輸出的發(fā)射信號執行的，而接收均衡則是對傳入IC封裝的接收信號執行的。預加重和均衡特性均可編程為不同狀態(tài)，以實(shí)現最優(yōu)信號補償。

　　除了信號調理特性，這些串行接收器還具備其他對背板有用的特性，如可編程輸出擺幅，這種特性可以實(shí)現與多種其他基于電流型邏輯電路(CML)的器件連接和內置交流耦合電容器―可簡(jiǎn)化傳輸線(xiàn)路設計、降低ISI。