AES算法中S-box和列混合單元的優(yōu)化及FPGA實(shí)現
加入技術(shù)交流群
2 列混合單元的優(yōu)化設計
在列混合(MixColumn)和逆列混合(InvMixColumn)的操作中，由以下兩式定義了兩個(gè)主要操作：
將式(15)和式(16)所做的操作及結果列于表1中，由步驟1～步驟5處理的結果得到outx，接著(zhù)由outx和w8得到outy。因此，在執行過(guò)程中，操作所用到的硬件資源及其所得結果可以應用到步驟9，步驟10中。如圖3所示，這種新型結構(字節-列混合模塊)僅需8個(gè)加法器和4個(gè)乘法器。與原方案相比，此設計大大減少了硬件復雜度并顯著(zhù)節省了資源的消耗。
圖3中：Xt模塊(AES中的乘法器)的計算公式為：
更進(jìn)一步，會(huì )發(fā)現，要建立一個(gè)全局的逆選擇列混合模塊，需要將4個(gè)字節一列混合模塊集成在一起，形成一個(gè)全新的字一列混合模塊(Word_MixColumn模塊)，如圖4所示。
這種模塊設計可以通過(guò)部分分享硬件來(lái)同時(shí)實(shí)現列混合和逆列混合的功能，實(shí)現了硬件資源的節省。
評論