基于FPGA的OLED真彩色顯示設計方案

　　作為第3 代顯示器，有機電致發(fā)光器件（ OrganicLight Emitting Diode,OLED） 由于其主動(dòng)發(fā)光、響應快、高亮度、全視角、直流低壓驅動(dòng)、全固態(tài)以及不易受環(huán)境影響等優(yōu)異特性，具有LCD 無(wú)法比擬的優(yōu)點(diǎn)，在手機、個(gè)人電子助理（ PDA） 、數碼相機、車(chē)載顯示、筆記本電腦、壁掛電視以及軍事領(lǐng)域都具有廣闊的應用前景，因而得到了業(yè)界廣泛的關(guān)注。OLED 發(fā)展至今，已經(jīng)由最初的單色發(fā)展到現在的全彩，與此同時(shí)對驅動(dòng)電路也提出了更高的要求，由最初的無(wú)灰階單色靜態(tài)驅動(dòng)，到彩色動(dòng)態(tài)驅動(dòng)。

　　目前，OLED 的研究重點(diǎn)是研制高穩定性的器件以達到實(shí)用化的要求，但同時(shí)研究實(shí)現高質(zhì)量動(dòng)態(tài)顯示的驅動(dòng)技術(shù)也很重要，因為只有結合良好的驅動(dòng)技術(shù)，提高反應速度和分辨率，才能表現出OLED 的優(yōu)異特點(diǎn)。然而，單色OLED 顯示就要求驅動(dòng)電壓具有較高的控制精度，彩色OLED 顯示如要同時(shí)精確地控制RGB 三基色的灰度，實(shí)現起來(lái)難度更大。為實(shí)現真彩色，R、G、B 三基色要各自實(shí)現256 級灰階。文中所述電路屬于全彩色動(dòng)態(tài)驅動(dòng)電路，將對其256 級灰度顯示以及外圍驅動(dòng)進(jìn)行研究與設計，為今后大尺寸OLED 顯示器提供一個(gè)可行的技術(shù)方案。

　　1 驅動(dòng)控制系統設計

　　顯示器性能的好壞，一方面取決于顯示器的制作材料，另一方面取決于顯示器的驅動(dòng)電路系統。驅動(dòng)電路系統是保證顯示器正常工作必不可少的部分，對顯示性能起著(zhù)舉足輕重的作用，驅動(dòng)電路系統的不同會(huì )導致顯示器顯示色彩、亮度以及顯示的灰度、響應時(shí)間、功耗等顯示器參數。而OLED 顯示屏需要專(zhuān)用的控制驅動(dòng)芯片，只有OLED 屏與驅動(dòng)控制芯片的成功結合，才能推動(dòng)OLED 的發(fā)展從而取代LCD.然而，目前國內外對OLED 研究的熱點(diǎn)主要在器件與材料上，關(guān)于驅動(dòng)電路和灰度控制方面的研究相對較少，現有的OLED 驅動(dòng)電路集成度低，針對OLED 特性的掃描效率優(yōu)化度也不高。因此，設計高性能的OLED 驅動(dòng)電路，成為顯示領(lǐng)域一個(gè)亟待解決的問(wèn)題。文中在現有的研究基礎上，自行設計了分辨率為480 × 640 彩色OLED 屏外圍驅動(dòng)電路，并對256 級灰度實(shí)現方法進(jìn)行了優(yōu)化，使其與OLED 完美結合，從而進(jìn)一步推動(dòng)OLED 向前發(fā)展。

　　1. 1 OLED 像素單元電路

　　對于OLED 驅動(dòng)控制系統的實(shí)現，關(guān)鍵技術(shù)在于數據的寫(xiě)入和掃描控制，圖1 是單個(gè)像素的雙管驅動(dòng)電路。一個(gè)TFT 用來(lái)尋址，另一個(gè)是電流調制晶體管，用來(lái)為OLED 提供電流。為防止OLED 開(kāi)啟電壓的變化導致電流變化，使用的是P 溝器件，這樣，OLED處于驅動(dòng)TFT 的漏端，源電壓與有機層上的電壓無(wú)關(guān)。

圖1 OLED 雙管驅動(dòng)電路

　　Data Line 與尋址TFT 的源級相連，Scan Line 使地址TFT 選通，數據線(xiàn)上的內容通過(guò)漏電流寫(xiě)入到存儲電容CS上，并以電荷的形式暫存。

　　當Power Line 為高電平時(shí)，驅動(dòng)TFT 的源級為高電平，同時(shí)CS上的電荷，將選通驅動(dòng)TFT,其漏電流流過(guò)OLED 顯示器件，驅動(dòng)其發(fā)光。數據線(xiàn)電平的高低決定了像素的亮暗。

　　1. 2 256 級灰度顯示

　　所謂圖像的灰度等級就是指圖像亮度深淺的層次，將基色的發(fā)光亮度按強度大小劃分，就是灰度級。

　　顯示屏能產(chǎn)生的灰度級越高，顯示的顏色和圖像層次就越多。而且人的視覺(jué)系統對亮度強弱的感受不僅與亮度本身的強弱相關(guān)，還與發(fā)光時(shí)間和點(diǎn)亮面積有關(guān)，在一定時(shí)間范圍內，點(diǎn)亮時(shí)問(wèn)越長(cháng)、面積越大，人眼感覺(jué)的發(fā)光強度就越強。因而利用人眼對快速的亮暗閃爍并不敏感的"暫留"效應，變換發(fā)光體的點(diǎn)亮時(shí)間和面積來(lái)區分亮度，就會(huì )形成一種不同灰度級畫(huà)面的視覺(jué)，一般灰度級越高，所顯示的顏色和圖像層次就越多，圖像越柔和，圖像層次越逼真。高灰度級以及有效的灰度調制方式對高清晰度顯示的發(fā)展極其重要，目前OLED 顯示驅動(dòng)一個(gè)亟需解決的是灰度的精確性問(wèn)題。

　　OLED 顯示屏是可以用傳統的模擬電壓控制法來(lái)實(shí)現灰度，問(wèn)題在于： 亮度和數據電壓之間呈非線(xiàn)性關(guān)系，缺少一個(gè)漸變的易于控制的線(xiàn)性區間，因此，采用模擬電壓法調節發(fā)光強度，難以精確、有效地實(shí)現OLED 的灰度級顯示，現在總的趨勢是使用數字驅動(dòng)電路。

圖2 分時(shí)顯示示意圖。

　　數字驅動(dòng)電路的困難在于工作頻率比模擬驅動(dòng)電路高得多，現階段較為實(shí)用的灰度調制方法主要有兩種。一種是脈寬調制法，即對驅動(dòng)脈沖實(shí)現占空比的控制； 另一種方法是子場(chǎng)控制法，這種方法將發(fā)光時(shí)間按1∶ 2∶ 4∶ 8∶ …劃分為若干個(gè)子場(chǎng)，不同的子場(chǎng)導通組合，就能實(shí)現不同的灰度等級。但采用脈寬調制法，其時(shí)序復雜，要求顯示屏有較高響應速度； 而采用子場(chǎng)法要求驅動(dòng)頻率較高，對高灰度級的實(shí)現難度大。

　　考慮到幀頻與OLED 屏體顯示效率的折中，使驅動(dòng)電路工作頻率在一個(gè)合理水平，在脈寬調制和子場(chǎng)原理的基礎上，對這兩種方法進(jìn)行優(yōu)化，256 級灰度采用通過(guò)對圖像數據按位分時(shí)顯示的方法實(shí)現，即對輸入的8 bit 像素信號RGB,通過(guò)給每種顏色字節的不同位分配不同的顯示時(shí)間達到灰度顯示的目的，使每位的顯示時(shí)間為128∶ 64∶ 32∶ 16∶ 8∶ 4∶ 2∶ 1,利用其組合可以得到256 級灰度顯示所對應的子像素發(fā)光時(shí)間，實(shí)現視覺(jué)上的256 級灰度即1 667 萬(wàn)色顯示，以實(shí)現高質(zhì)量的顯示畫(huà)面。

　　為實(shí)現256 級灰度，將一個(gè)像素點(diǎn)的掃描時(shí)間分成19 個(gè)單位時(shí)間t,8 bit 灰度數據q[7: 0]從高位到低位所占的時(shí)間分別為8t,4t,2 t,t,t,t,t,t.為使不同位顯示時(shí)間成一定比例，從q[3]開(kāi)始引入t /2 的消影時(shí)間，q[2]引入t /4 的消影時(shí)間，d[1]引入t /8 的消影時(shí)間，d[0]引入t /16 的消影時(shí)間，如圖2 所示，由控制電路產(chǎn)生消隱信號進(jìn)行消隱。由此計算OLED 屏亮度百分比λ = （ 8 + 4 + 2 + l + 1 /2 + 1 /4 + 1 /8 + 1 /16 ） /19 = 83. 9%.

　　1. 3 FPGA 控制器

　　利用FPGA 的處理速度和數據寬度高的優(yōu)勢以及芯片中可利用的豐富資源，為分辨率為480 × RGB ×640 的OLED 顯示屏設計了外圍驅動(dòng)控制電路。其主要作用是向OLED 顯示屏提供掃描控制信號及進(jìn)行OLED 顯示數據的數字信號處理。

　　根據OLED 顯示屏周邊接口的結構和特性，利用FPGA 芯片為其設計外圍的驅動(dòng)控制系統，為OLED 屏提供控制信號以及傳輸所要顯示的數據信號。

　　如圖3 所示，經(jīng)解碼后的圖像數據存入FIFO（ First In First Out） 緩存中，在主時(shí)鐘的控制下，FIFO中的圖像數據將被載入到一個(gè)16 × 8 的數據裝載寄存器，當這16 個(gè)8 位數據裝載寄存器裝滿(mǎn)時(shí)，將被一個(gè)144 位的鎖存器鎖存，等待進(jìn)入D/A 轉換模塊； 同時(shí)FPGA 控制器還將在主時(shí)鐘的控制下產(chǎn)生行列移位時(shí)鐘和行列掃描起始脈沖，產(chǎn)生的時(shí)鐘和脈沖進(jìn)入DC -DC 轉換模塊。

圖3 FPGA 控制器結構框圖。

　　1. 4 各種控制信號周期及頻率

　　為使FPGA 控制器能工作于一個(gè)合理的驅動(dòng)頻率以及提高顯示屏的亮度，在結構上采用標準單元塊的形式。對于分辨率480 × 3 × 640 的顯示屏，以8 × 16個(gè)顯示像素燈管構成一個(gè)單元塊，將480 × 3 行分組組合成為90 個(gè)塊（ Block） ,即每塊由一組列信號同時(shí)驅動(dòng)16 行像素。設計列掃描驅動(dòng)電路時(shí)，將640 列電極分組組合成為80 個(gè)塊（