基于FPGA的多普勒測振計信號采集與處理系統設計方案

　　(4)雙口RAM模塊

　　本文設計中雙口RAM 用于存儲經(jīng)過(guò)處理的數據，一方面通過(guò)RS 232 接口提供給上位機操作，另一方面通過(guò)DAC8551轉換成模擬信號。雙口RAM擁有兩套完全獨立的數據線(xiàn)、地址線(xiàn)和讀寫(xiě)控制線(xiàn)，并允許兩個(gè)獨立的系統或設備同時(shí)對其進(jìn)行隨機性訪(fǎng)問(wèn)。該雙口RAM 模塊是通過(guò)調用Quartus Ⅱ自帶的參數化模型庫實(shí)現的，容量為4 KB.

　　(5)數據通信模塊

　　RS 232采用的是異步通信協(xié)議，基本的異步通信只需包括通信發(fā)送端和通信接收端兩根信號線(xiàn)。該模塊由三個(gè)子模塊組成：波特率發(fā)送器模塊、數據發(fā)送模塊、數據接收模塊。波特率發(fā)生器模塊主要用于產(chǎn)生接收模塊和發(fā)送模塊的時(shí)鐘頻率，其實(shí)質(zhì)是一個(gè)分頻器，數據接收模塊的作用就是將接收到的串行數據轉換成并行數據并輸出，數據發(fā)送模塊的作用相當于一個(gè)移位寄存器，其功能就是按照一定的波特率將移位寄存器中的數據一位一位移出。數據收發(fā)過(guò)程是通過(guò)狀態(tài)機實(shí)現的，設計中波特率發(fā)生器模塊的輸出時(shí)鐘為實(shí)際串口數據波特率的16倍，當輸入線(xiàn)路邏輯發(fā)生跳變時(shí)，開(kāi)啟采樣計數器，當計數器計數到起始位數據中間時(shí)刻時(shí)即可認定接收到的數據是起始位數據，依次類(lèi)推，只有計數器計數到每個(gè)數據的中間位置時(shí)才開(kāi)始采集該數據。

　　3 仿真驗證

　　激光多普勒測振計信號采集與處理系統采用MentorGraphics公司Modelsim軟件進(jìn)行仿真驗證。數據通信模塊仿真波形如圖5所示。其中，first發(fā)生跳變會(huì )引起數據發(fā)送使能信號的翻轉，從而給UART傳輸系統中數據發(fā)送模塊一個(gè)使能信號。clk16x_rx，clk16x_tx是由波特率發(fā)送器產(chǎn)生的16倍于系統時(shí)鐘的信號，分別作用于數據接收模塊和數據發(fā)送模塊。按照時(shí)間順序由低字節到高字節發(fā)送一幀數據0，1，0，0，1，1，1，0，1，1，當數據發(fā)送使能信號低電平有效時(shí)，被采樣的數據經(jīng)由數據發(fā)送模塊發(fā)送出來(lái)。由此證明數據通信模塊能夠正常工作。

　　系統仿真波形如圖6 所示。dina，dinb 是由計算機隨機產(chǎn)生的兩路多普勒正交信號，經(jīng)過(guò)ADS1174 模數轉換輸出給FPGA，經(jīng)過(guò)信號處理模塊、雙口RAM 模塊以及DA控制模塊，從dout口輸出給DAC8551芯片進(jìn)行數模轉換。

　　4 結語(yǔ)

　　本文主要提出了一種基于FPGA的多普勒測振計信號采集與實(shí)時(shí)處理的信號采集系統的設計方案，采集系統采樣精度為16 b，每路采樣速率為50 KSPS，兩路信號經(jīng)過(guò)FPGA 處理后解調出多普勒頻移信息，處理后的數據存儲在雙口RAM 中，通過(guò)RS 232接口快速傳輸至上位機或者數模轉換成模擬信號輸出。測試表明該設計方案能夠保證設計要求的采樣速度和精度，對于信號的實(shí)時(shí)解調和處理具有實(shí)際應用價(jià)值。