基于51單片機的編碼譯碼顯示實(shí)驗電路設計

0 引 言

在日常數字邏輯電路實(shí)驗中編碼譯碼顯示實(shí)驗電路是編碼、譯碼、顯示三個(gè)電路的綜合運用， 在數字邏輯實(shí)驗電路中具有重要的地位， 在實(shí)驗的過(guò)程中， 時(shí)常會(huì )出現顯示結果的抖動(dòng)， 經(jīng)研究出現這種現象主要原因是：編碼電路的編碼信號輸入采用手工撥盤(pán)方式， 產(chǎn)生的編碼輸入信號往往不穩定； 另外， 電路控制性能較差，不能達到自動(dòng)復位， 為此有必要對現有電路進(jìn)行改進(jìn)，在電路的設計上采用89C51 單片機為控制電路制作而成， 自動(dòng)提供穩定編碼輸入信號， 顯示結果穩定性和電路控制性能大大提升， 提高了教學(xué)實(shí)驗質(zhì)量。

1 編碼譯碼顯示實(shí)驗電路的基本結構

編碼譯碼顯示電路的基本結構如圖1 所示， 主要由控制電路、編碼信號發(fā)生器、編碼譯碼顯示電路等組成，控制電路產(chǎn)生編碼信號作為編碼譯碼顯示電路輸入信號， 譯碼電路將編碼信號轉換成對應的七段數碼顯示信號， 送至LED 數碼管顯示。

編碼譯碼顯示實(shí)驗結構圖

圖1 編碼譯碼顯示實(shí)驗結構圖。

2 系統硬件設計

控制系統和編碼信號發(fā)生器采用89C51 單片機實(shí)現。89C51 性?xún)r(jià)比較高， 采用12 MHz 晶振， 其內部帶有4 KB 的FLASH ROM， 無(wú)須外擴程序存儲器。編碼譯碼電路沒(méi)有大量運算和暫存數據。89C51 內部的128 B片內RAM 已能滿(mǎn)足要求， 無(wú)須外擴片外RAM。

系統硬件設計如圖2 所示。

編碼譯碼顯示實(shí)驗電路

圖2 編碼譯碼顯示實(shí)驗電路。