基于S3C4480X的大翟L(fǎng)ED顯示系統設計

2.2 點(diǎn)陣排序
由于LED顯示模塊的電路結構以及使用了16位并行總線(xiàn)和DMA數據傳輸技術(shù)，在顯示時(shí)點(diǎn)陣碼的排放順序，需要滿(mǎn)足如下要求：

①16位并行總線(xiàn)一次數據傳輸，即一次DMA寫(xiě)操作傳輸兩個(gè)字節的點(diǎn)陣碼，低位和高位字節分別傳送到兩相鄰的縱向級聯(lián)模塊的同名行和同名列數據鎖存器中，因此相鄰的縱向級聯(lián)模塊的同名行和同名列點(diǎn)陣碼應連續存放。
②由于顯示模塊的第一級列數據鎖存器譯碼選通電路結構和DMA數據傳輸要求，對同一顯示模塊的上下兩部分的同名行點(diǎn)陣應按列數據鎖存器的選通順序依次連
續存放。
③兩相鄰的縱向級聯(lián)級的一系列橫向級聯(lián)級應按①和⑦原呵¨講行點(diǎn)陣碼排序．
④各縱向級聯(lián)級依次按①、②、③原則進(jìn)行點(diǎn)陣碼排序。
⑤16行掃描顯示方式下，一個(gè)大型LED屏分為16行同名行，每一同名行按照①、②、③、④原則進(jìn)行點(diǎn)陣排序。

以一個(gè)128×64的點(diǎn)陣屏第一行同名行的數據排序為例，如圖5所示，第一行同名行的點(diǎn)陣碼的存放順序應依次為：a，b……z，A，B，……z……。

3 結 論
使用并行總線(xiàn)DMA數據傳輸技術(shù)簡(jiǎn)化了LED顯示系統的軟硬件設計，降低了系統成本，取得了很好的顯示質(zhì)量，在22．1184 MHz的系統時(shí)鐘下，512×256(8 m2)單色點(diǎn)陣屏顯示幀頻達到250 Hz，平均120 ns傳送1個(gè)字節，達到了使用單CPU系統代替多機系統控制LED顯示系統的目的。但為了使上一代的顯示驅動(dòng)板仍能夠使用，點(diǎn)陣碼需要排序，顯示時(shí)只能使用頁(yè)面方式顯示，這樣在多頁(yè)動(dòng)態(tài)滾屏顯示時(shí)需要大容量的存儲器。對于512×256單色點(diǎn)陣屏需要數十M的容量，使用32位ARM7TDMl內核先進(jìn)控制器S3C44BOX和廉價(jià)的大容量SDRAM存儲器可以使該問(wèn)題得到很好的解決。若使用針對DMA控制顯示設計的顯示驅動(dòng)板顯示時(shí)，點(diǎn)陣碼就不需要排序，一片數百KB的SRAM就能滿(mǎn)足系統要求了。

參考文獻:

[1].ARM7TDMIdatasheethttp://www.dzsc.com/datasheet/ARM7TDMI_139812.html.