內嵌ARM核FPGA芯片EPXAl0及其在圖像驅動(dòng)應用

2 EPXAl0的工作方式

EPXAl0嵌入式處理器部分提供了兩條32位AMBA微控制器總線(xiàn)AHB1、AHB2，分別用于片內各種資源的通訊，如圖1所示?；贏(yíng)HB1、AHB2總線(xiàn)，EPXAl0的工作方式大致可分為三種：(1)ARM作為AHB1總線(xiàn)的主控，直接訪(fǎng)問(wèn)AHB1總線(xiàn)的從屬資源，包括SDRAM控制器、片上SRAM、中斷控制器等。(2)ARM作為AHB1總線(xiàn)的主控，通過(guò)AHBl-2橋訪(fǎng)問(wèn)AHB2總線(xiàn)上
的從屬資源，包括UART、E-BI、SRAM、Stripe-To-PLD橋等，同時(shí)通過(guò)Stripe-To-PLD
橋對FPGA進(jìn)行訪(fǎng)問(wèn)和控制。(3)FPGA通過(guò)AHB2的總線(xiàn)主控PLD-To-Stripe橋訪(fǎng)問(wèn)AHB2總線(xiàn)上的從屬資源，包括SRAM、SDRAM控制器、UART等。

EPXAl0片內集成了軟件可編程鎖相環(huán)路(PLL)，為微控制器總線(xiàn)及SDRAM控制器提供了靈活精確的時(shí)鐘基準。

3 EPXAl0在圖像驅動(dòng)和處理方面的應用

本文所述的圖像驅動(dòng)和處理系統主要利用FPGA邏輯控制實(shí)現簡(jiǎn)單、對大量數據做簡(jiǎn)單處理速度快以及ARM軟件編程靈活的特點(diǎn)，系統框圖如圖2所示。在芯片FPGA部分，構造了CMOS驅動(dòng)模塊，驅動(dòng)CMOS圖像傳感器使之能夠采集圖像數據。然后圖像數據經(jīng)數據接收模塊存入片外SDRAM中，并經(jīng)串口傳人PC機，要將圖像數據在PC機中顯示成圖像，還需編寫(xiě)基于CDib類(lèi)的圖像顯示程序；同時(shí)將圖像數據經(jīng)芯片ARM部分的圖像處理算法(本系統采用Sobel算子)處理，處理后的圖像數據才能經(jīng)串口傳給PC機進(jìn)行顯示。為了驗證基于A(yíng)RM的圖像處理算法實(shí)現的正確性，還將這一算法在PC機中進(jìn)行了實(shí)現，最后針對同一幅圖像，將兩種實(shí)現的結果進(jìn)行了比較。

3．1圖像的驅動(dòng)

3．1．1 CMOS圖像傳感器的驅動(dòng)

要使CMOS圖像傳感器成像，必須設計正確。的驅動(dòng)時(shí)序，包括行同步、列同步、場(chǎng)同步及曝光時(shí)間設定等時(shí)序。利用FPGA邏輯編程簡(jiǎn)單的特點(diǎn)，用硬件描述語(yǔ)言Verilog HDL編程，可在FPGA中實(shí)現CMOS圖像傳感器的驅動(dòng)時(shí)序，該驅動(dòng)時(shí)序的仿真結果如圖3所示。圖中，ld_y為行選通信號；ld_x為列選通信號；cal為場(chǎng)選通信號；clk_adc為內部A／D轉換器所需的時(shí)鐘；addr為行列地址線(xiàn)；sys_reset為曝光時(shí)間設定信號；s和r為內部放大器選通信號。