關(guān)于A(yíng)RM處理器的MVB 2類(lèi)設備研究

　　列車(chē)需要傳輸大量的設備控制和旅客服務(wù)信息，隨著(zhù)這些信息的數量和種類(lèi)不斷地增長(cháng)，迫切需要一種大容量，高速度的信息傳輸系統。為此，國際電工委員會(huì )(IEC)制定了一項用于規范車(chē)載設備數據通信的標準——IEC61375(列車(chē)通信網(wǎng)標準)，即TCN標準，該標準于1999年6月成為國際標準。目前國際上主要的TCN產(chǎn)品供應商是德國西門(mén)子和瑞士Duagon公司，國內的株洲電力機車(chē)研究所和大連北車(chē)集團電力牽引研究所等單位進(jìn)行了大量的TCN相關(guān)研究工作并取得了豐碩的科研成果。

　　TCN標準推薦在機車(chē)上層使用絞線(xiàn)式列車(chē)總線(xiàn)WTB，在下層使用多功能車(chē)輛總線(xiàn)MVB。MVB總線(xiàn)和機車(chē)中的各種電氣設備相連，這些設備按性能可以分為5類(lèi)，其中二類(lèi)設備的主要特征是具有消息數據通信的功能。為了實(shí)現消息數據通信，需要在實(shí)時(shí)操作系統的支持下采用軟件編程，利用應用程序接口A(yíng)PI等接口來(lái)調用網(wǎng)絡(luò )協(xié)議的各種功能，從而實(shí)現消息數據的通信。MVB 2類(lèi)設備硬件核心采用ARM7內核微處理器NET+50作為主CPU實(shí)現系統的總體控制，采用MVBC01芯片作為MVB通信控制器實(shí)現鏈路層的數據處理，軟件核心采用嵌入式實(shí)時(shí)操作系統Nucleus Plus來(lái)實(shí)現任務(wù)管理、中斷管理等上層管理。

　　2 MVB 2類(lèi)設備系統硬件設計

　　硬件系統設計主要包括應用處理器模塊、通信存儲器模塊、通信控制器模塊、存儲器模塊、PC104接口模塊、物理層接口模塊等幾部分的設計，其中核心模塊是ARM處理器和MVB通信控制器MVBC01。系統硬件設計框圖如圖1所示。

　　系統硬件各部分電路的功能和設計方法如下：

　　2.1 應用處理器模塊

　　應用處理器采用ARM核微處理器NET+50作為核心處理器。NET十50由Netsilicon公司生產(chǎn)，屬于A(yíng)RM7系列。NET+50處理器包括一個(gè)ARM7TDMI核，32位內部總線(xiàn)，支持所有SRAM，SDRAM，FLASH，E2PROM，有40個(gè)可編程I／O接口引腳，16個(gè)輸入接口引腳，36個(gè)可編程中斷，2個(gè)完全獨立的HDLC／UART／SPI串行口以及完整的以太網(wǎng)控制器。

　　2.2 存儲器模塊

　　存儲器模塊為ARM處理器NET+50正常工作時(shí)提供所需的程序存貯空間，內存空間和數據存儲空間。NET+50集成了內存控制器模塊(Memory Controller Mod-ule)，為存儲設備提供無(wú)縫連接，系統通過(guò)配置內存控制器模塊的控制寄存器和片選CS控制寄存器來(lái)實(shí)現訪(fǎng)問(wèn)相應存儲器的信號和邏輯。

　　本設計中選用大小為16 MB的高速SDRAM為系統提供內存服務(wù)，選用大小為512 kB的NVRAM為系統提供數據存儲空間，選用大小為4 MB的FLASH為系統提供程序存儲空間。使用ARM處理器的地址線(xiàn)、數據線(xiàn)以及相應的片選、讀／寫(xiě)、時(shí)鐘線(xiàn)完成對存儲器的尋址。

　　2.3 通信控制器模塊

　　通信控制器MVBC是MVB總線(xiàn)上的新一代核心處理器，他獨立于物理層和功能設備，為在總線(xiàn)上的各個(gè)設備提供通訊接口和通訊服務(wù)，可通過(guò)配置應用在符合TCN標準的1，2，3，4類(lèi)設備中。MVBC把來(lái)自于MVB總線(xiàn)的串行化信號轉換為并行的數據字節，也把需發(fā)送的字節交由串行化電路發(fā)送到傳輸介質(zhì)上。MVBC可實(shí)現數據鏈路層以及一部分傳輸層的數據處理，并通過(guò)通訊存儲器來(lái)與上層軟件交互。

　　本系統中MVB通信控制器采用MVBC01 ASIC專(zhuān)用芯片，符合IEC61375-1國際標準。MVBC01專(zhuān)用芯片采用16位數據總線(xiàn)，提供了豐富的接口控制信號，簡(jiǎn)化了與各種宿主CPU以及通信存儲器的接口設計，支持MVB協(xié)議中鏈路層及以下的功能。

　　2.4 通信存儲器模塊

　　通信存儲器地址空間保存MVBC01的所有數據和信息，既可以被MVBC01訪(fǎng)問(wèn)又可以被ARM處理器訪(fǎng)問(wèn)。本系統中采用兩片512 kB大小的SRAM cy62148擴展成1 MB的尋址空間。通信存儲器的尋址空間劃分為4部分，分別為L(cháng)ogical AddreSS Space(LA)，Device AddressSpace(DA)，Service Area(1 kB)和Miscellany。

　　通信存儲器分別通過(guò)數據線(xiàn)，地址線(xiàn)和ARM處理器以及MVBC01相連，從而實(shí)現數據交換和地址尋址，ARM處理器、MVBC01和通信存儲器的連接示意圖如圖2所示。