MSP430之系統時(shí)鐘

Rse1.O，Rsel.l，Rse1.2三位控制某個(gè)內部電阻以決定標稱(chēng)頻率。

Rse1=0，選擇最低的標稱(chēng)頻率;

...... 參考手冊

Rse1=7，選擇最低的標稱(chēng)頻率;

3.BCSCTL2基本時(shí)鐘系統控制寄存器2，各位定義：

bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0

SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR

SELM.O，SELM.l選擇 MCLK 時(shí)鐘源。

0時(shí)鐘源為 DCOLCK(默認時(shí)鐘源);

1時(shí)鐘源為DCOCLK ;

2時(shí)鐘源為L(cháng)FXTlCLK(對于MSP430Fll/l2X)，

時(shí)鐘源為XT2CLK(對于MSP430F13/14/15/16X);

3時(shí)鐘源為 LFXT1CLK 。

DIVM.O，DlVM.l選擇 MCLK 分頻。

01分頻(默認MCLK=DCOCLK);

12分頻;

24分頻;

38分頻。

SELS選擇 SMCLK 時(shí)鐘源 。

0時(shí)鐘源為 DCOCLK(默認肘鐘源);

1時(shí)鐘源為 LFXTlCLK(對于MSP430Fll/l2X )，

時(shí)鐘源為 XT2CLK(對于MSP430F13/14/15/16X)。

DIVS.O，DIVS.l選擇 SMCLK 分頻。

01分頻(默認 SMCLK=MCLK);

12分頻;

24分頻;

38分頻。

DCOR選擇 DCO 電阻。

0內部電阻;

1外部電阻。

Puc信號之后，DCOCLK被自動(dòng)選作MCLK時(shí)鐘信號，根據需要MCLK的時(shí)鐘源可以另外設置為 LFXTl或者XT2。設置順序如下：

(1)復位OscOff;

(2)清除OFIFG;

(3)延時(shí)等待至少50us;

(4)再次檢查OFlFG，如果仍然置位，則重復(3)、(4)步驟，直到OFIFG=0止。