基于A(yíng)MBA-AHB總線(xiàn)的SDRAM控制器的計方案

　　SDRAM上電后必須按一種確定的方式初始化。在上電穩定后100 μs時(shí)間內存儲器不接受除NOP以外的任何命令。當100 μs過(guò)后，通過(guò)控制器向SDRAM所有bank 發(fā)出預充電（Precharge）命令[8],使SDRAM 所有bank進(jìn)入待機狀態(tài)。之后，要對SDRAM 連續執行兩個(gè)自動(dòng)刷新操作，使SDRAM 芯片內部的刷新及計數器進(jìn)入正常運行狀態(tài)。兩個(gè)刷新周期完畢之后，開(kāi)始對SDRAM 的模式寄存器（Mode Register）進(jìn)行操作，模式寄存器用來(lái)決定SDRAM將以何種工作模式工作。整個(gè)初始化過(guò)程如圖2所示。

　　3 SDRAM 控制器與AMBA-AHB 總線(xiàn)的關(guān)系

　　本設計基于AMBA-AHB總線(xiàn)的slave模塊，SDRAM控制器處在片內AHB 總線(xiàn)與片外存儲設備之間，作為一個(gè)從機掛在A(yíng)HB總線(xiàn)上。它一邊需要通過(guò)AHB總線(xiàn)接口模塊與AHB總線(xiàn)通信，因此必須符合AHB總線(xiàn)標準；另一邊又需要給外部存儲設備提供控制信號，以實(shí)現對外部存儲設備的讀寫(xiě)操作?？刂破鹘邮諄?lái)自總線(xiàn)主設備的符合AMBA-AHB 總線(xiàn)規范的數據傳輸請求，產(chǎn)生正確的讀寫(xiě)控制信號給SDRAM 存儲器，以完成總線(xiàn)的數據傳輸請求。

　　AMBA 2.0總線(xiàn)為嵌入式微控制器定義了一套片上總線(xiàn)標準，因此本設計是獨立設計的基于該規范的外圍IP.

　　4 SDRAM 控制器系統設計架構

　　SDRAM 控制器與AHB 總線(xiàn)接口在整個(gè)系統中的連接關(guān)系如圖3所示。

　　4.1 AHB-slave總線(xiàn)接口電路

　　AHB-slave總線(xiàn)接口電路用來(lái)實(shí)現SDRAM 控制邏輯與AHB-master之間的信號傳輸。

　　按照AMBA 總線(xiàn)規范要求，AHB 總線(xiàn)從設備（slave）在總線(xiàn)時(shí)鐘上升沿，HREADY信號（由從設備發(fā)出）為高的情況下，必須鎖存來(lái)自AHB總線(xiàn)的總線(xiàn)控制信號、數據信號、地址信號等，以供內部譯碼模塊以及其他各模塊使用。