基于上位機控制自動(dòng)接線(xiàn)的單片機實(shí)驗系統研究

　　0 引言

　　對單片機實(shí)驗系統的基本需求是：在有限的IO 接口上可以進(jìn)行多個(gè)項目的實(shí)驗。為了實(shí)現這個(gè)基本需求，在進(jìn)行多個(gè)不同項目實(shí)驗時(shí)，要對單片機各個(gè)IO口進(jìn)行現場(chǎng)重接線(xiàn)。傳統的單片機實(shí)驗裝置現場(chǎng)重接線(xiàn)方法有2類(lèi)：

　　一類(lèi)是現場(chǎng)手工插拔自鎖緊接插件；

　　另一類(lèi)是現場(chǎng)手工插拔積木式實(shí)驗模塊。

　　這兩類(lèi)接線(xiàn)方式的實(shí)質(zhì)都屬于機械式金屬接觸。單片機實(shí)驗系統經(jīng)過(guò)較長(cháng)時(shí)間的使用，都難免會(huì )發(fā)生金屬接觸件之間的接觸不良現象。特別是自鎖緊接插件，問(wèn)題更為嚴重：即使線(xiàn)芯開(kāi)路了，從表面也難以通過(guò)肉眼發(fā)覺(jué)。導致實(shí)驗成功率低下，占用學(xué)生甚至指導老師的排故時(shí)間，嚴重影響了實(shí)驗效果?，F代單片機實(shí)驗或單片機開(kāi)發(fā)都離不開(kāi)上位機對軟件的編譯和程序的下載。在實(shí)驗現場(chǎng)進(jìn)行手工重接線(xiàn)時(shí)上位機處于空閑狀態(tài)。利用上位機控制對實(shí)驗現場(chǎng)進(jìn)行自動(dòng)重接線(xiàn)，是該研發(fā)項目研究的重要內容。

　　1 項目研發(fā)思路概述

　　項目的研發(fā)思路見(jiàn)圖1 所示的流程圖。首先從底層做起，經(jīng)過(guò)深入調研，對自己要研制的項目進(jìn)行定位，根據各個(gè)學(xué)校提出的具體要求進(jìn)行篩選，制定出總共需要多少個(gè)實(shí)驗項目，并為各個(gè)實(shí)驗項目設計出對應的實(shí)驗電路圖，這些實(shí)驗電路圖作為項目研發(fā)的基礎理論依據。根據這實(shí)驗電路圖研制實(shí)驗系統硬件裝置，各個(gè)實(shí)驗項目對應的元器件（包含單片機）布置在電路板的頂層，控制現場(chǎng)自動(dòng)重接線(xiàn)的電子式交叉開(kāi)關(guān)電路所用到的元器件（ 包含FPGA 和專(zhuān)用模擬開(kāi)關(guān)陣列ADG1161）布置在電路板的底層。

　　上位機和實(shí)驗系統通信采用USB連接，共要傳輸兩類(lèi)數據，實(shí)驗項目編號和單片機實(shí)驗的目標程序。上位機應用軟件程序采用Visual C++編制，應用程序將各個(gè)實(shí)驗電路圖與實(shí)驗編號一一對應。當要做某個(gè)實(shí)驗項目時(shí)，可以啟動(dòng)該實(shí)驗編號，自動(dòng)調出實(shí)驗電路圖，將實(shí)驗編號通過(guò)接口電路傳送給實(shí)驗系統的控制部分，實(shí)驗系統控制部分獲得該實(shí)驗編號后，由FPGA內的51核，根據項目編號對應出電子式交叉開(kāi)關(guān)的接通與斷開(kāi)，實(shí)現現場(chǎng)自動(dòng)重接線(xiàn)，使實(shí)驗系統滿(mǎn)足實(shí)驗電路圖接線(xiàn)要求。

　　此時(shí)便可以在上位機上做編程實(shí)驗，由專(zhuān)門(mén)的編譯系統（如Keil uV4或IAR）編譯實(shí)驗程序，產(chǎn)生目標代碼（*.bin 或*.hex），再由上位機通過(guò)所編制的應用程序將該目標代碼傳送給實(shí)驗系統的單片機內ROM中保存。單片機復位后便開(kāi)始運行該目標程序，實(shí)現用戶(hù)實(shí)驗目的。

　　2 實(shí)驗系統中的電子式交叉開(kāi)關(guān)及其控制電路設計

　　項目研發(fā)的關(guān)鍵是具有能按照不同的實(shí)驗電路指導現場(chǎng)自動(dòng)重接線(xiàn)的裝置。即實(shí)驗系統的控制器按照上位機下達的實(shí)驗項目號對應出實(shí)驗電路，控制交叉開(kāi)關(guān)進(jìn)行現場(chǎng)自動(dòng)接線(xiàn)。實(shí)現該控制功能所需的主要控制器件為2種：一種是超大規?，F場(chǎng)可編程的FPGA芯片；另一種是高性能的模擬開(kāi)關(guān)陣列。通過(guò)對這兩種器件的有機組合，得到控制器電路結構框圖如圖2所示。