<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 無(wú)鎖相環(huán)電壓全周期過(guò)零檢測電路的仿真與設計

無(wú)鎖相環(huán)電壓全周期過(guò)零檢測電路的仿真與設計

作者: 時(shí)間:2007-07-11 來(lái)源:網(wǎng)絡(luò ) 收藏

1序言

隨著(zhù)電力電子技術(shù)的迅猛發(fā)展,作為電網(wǎng)凈化器之一的靜止型無(wú)功功率補償器(簡(jiǎn)稱(chēng)SVC)的應用無(wú)論在國外還是國內都得到了長(cháng)足的進(jìn)步[1]。而作為靜止型無(wú)功功率發(fā)生器的中央處理器的檢測信號之一,交流電網(wǎng)電壓過(guò)零點(diǎn)的準確檢測變得異常關(guān)鍵,因為其值的確定直接決定著(zhù)系統計算的電網(wǎng)電壓頻率的效果和補償電流注入電網(wǎng)的時(shí)間,進(jìn)而直接影響到靜止型無(wú)功功率補償器對電網(wǎng)補償的準確性和性,即性。

本文充分利用現代電子電路設計軟件的方便條件,在Protel 99SE仿真分析的基礎之上,設計了一種無(wú)鎖相環(huán)的交流電壓全周期過(guò)零檢測電路,不僅設計簡(jiǎn)單,而且其準確性也得到了實(shí)驗的驗證,有一定的實(shí)用價(jià)值。同時(shí),以 Protel 99SE為電路仿真的手段有一定實(shí)際意義。

2無(wú)鎖相環(huán)電壓全周期過(guò)零檢測電路原理

為了達到與電源電壓的目的,除了可以使用鎖相電路外,還可以檢測電源電壓的過(guò)零點(diǎn)和頻率,根據過(guò)零點(diǎn)和頻率就可以輸入的電源電壓的,實(shí)現同步輸入。以三相交流低壓電網(wǎng)的A相電壓為例,當電源電壓經(jīng)電壓互感器處理后,由負到正經(jīng)過(guò)的正過(guò)零點(diǎn)(或由正到負經(jīng)過(guò)的負過(guò)零點(diǎn))時(shí),向CPU傳送電壓過(guò)零點(diǎn)檢測的信號,即分別為電壓正半周期和負半周期產(chǎn)生的2個(gè)正方波以及正過(guò)零點(diǎn)與負過(guò)零點(diǎn)時(shí)產(chǎn)生的2個(gè)正脈沖指令信號,提供給CPU計算,以達到電網(wǎng)電壓頻率的同步目的。對于靜止型無(wú)功功率補償器,就可以發(fā)出同步補償指令,達到補償電網(wǎng)無(wú)功功率、抑制電網(wǎng)諧波電流的目的。

交流電壓全周期過(guò)零檢測電路框圖如圖1所示。

在檢測電路中,采用電壓運算放大器設計電路,檢測電壓過(guò)零點(diǎn),分別在電壓正、負半周及正、負過(guò)零點(diǎn)發(fā)出正方波和正脈沖信號,提供給CPU作為電源電壓同步基準信號,使系統實(shí)時(shí)跟蹤電源電壓頻率的變化。

3檢測主電路設計

根據無(wú)鎖相環(huán)電壓全周期過(guò)零檢測電路原理,利用Protel 99SE電子電路設計[2]軟件,添加系統仿真庫sim.ddb,調用仿真庫中的器件,包括電壓運算放大器LM324、電阻、1N4148系列二極管、電容、交直流電源和參考地信號等元器件,經(jīng)過(guò)電路運算放大器、比較器等參數的設計計算[3]后,設計出交流電壓全周期過(guò)零檢測電路仿真原理圖,如圖2所示。

其中,Source為模擬交流電源的A相輸入相電壓,幅值設為3.889 V,頻率為50 Hz,初相角為0。,電源電壓經(jīng)過(guò)RC電路處理后,設置網(wǎng)絡(luò )標號PTA作為模擬電壓互感器處理后的參考交流正弦過(guò)零檢測電壓(實(shí)際設計中電壓互感器變比為80:1)。直流電壓VCC和VEE分別為+15 V和-15 v,作為運算放大器LM324.的工作電壓。其余的電阻和電容元件參數如圖2中所標注值。

4仿真與實(shí)驗結果

應用Protel 99SE,在Simulate菜單下的Setup中設置系統仿真參數:

在General選項中,從被選信號Available Signals中選擇PTA,Pul_P,Pul_N,Squ_P,Squ_N等作為待觀(guān)測信號Active Signals,在Sim View Setup中選擇待觀(guān)測信號作為要顯示的仿真結果輸出波形。

在Transient/Fourier選項下,選中暫態(tài)分析Transi-ent Ana設置仿真起止時(shí)間,分別為0和100 ms,設置步長(cháng)為400μs,仿真結果顯示5個(gè)周期的波形,每個(gè)周期波形取50點(diǎn)顯示。

系統其他參數設置采用默認值。運行仿真命令RunAnalyses后,仿真結果如圖3所示。

其中,pul_n和:pul_p分別為參考電壓負過(guò)零點(diǎn)和正過(guò)零點(diǎn)輸出的正脈沖信號,幅值為4.355 V,Squ_P和Squ_N分別為參考電壓正半周期和負半周期輸出的正脈沖信號,幅值為3.889 V。

圖4為實(shí)際系統中A相參考電壓過(guò)零檢測輸出的方波和脈沖波形圖幅值與仿真結果相同。其中,圖(A)為參考電壓正半周期輸出的正方波的波形,圖(B)為參考電壓負半周期輸出的正方波的波形,圖(C)為參考電壓正過(guò)零點(diǎn)檢測輸出的正脈沖波形,圖(D)為參考電壓負過(guò)零點(diǎn)檢測輸出的正脈沖波形。

經(jīng)過(guò)圖3與圖4波形的對比,可以看出,實(shí)做電路的過(guò)零檢測效果比較理想。

以上分析、設計是以單相電壓電路檢測為例的,只需要將電路重復畫(huà)出3組就構成了三相交流電源電壓的過(guò)零檢測電路。

圖5為靜止型無(wú)功功率補償器采用全周期電壓過(guò)零檢測電路作為系統電壓同步參考信號后的系統參考電壓和無(wú)功補償后系統的電流波形。實(shí)驗中,裝置所帶模擬負載為晶閘管整流器,由文獻[1]可以知道系統負載電流為非線(xiàn)性周期脈動(dòng)的方波,系統電流波形畸變比較嚴重,而圖5所示的電流補償效果較好,基本為正弦波。

5結語(yǔ)

本文提出了一種無(wú)鎖相環(huán)實(shí)現的電壓全周期過(guò)零檢測電路,利用Protel 99SE強大的電路仿真功能,設計、計算和調整了電路及參數,通過(guò)實(shí)做電路和仿真結果對比,驗證了所設計電路的正確性,通過(guò)系統的無(wú)功功率補償效果圖,驗證了所設計電路的可行性。

電流傳感器相關(guān)文章:電流傳感器原理


關(guān)鍵詞: 同步 跟蹤 實(shí)時(shí) 相位

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>