應用于并行ADC性能擴展的一種比特滑動(dòng)流水模數轉換方法

　　隨著(zhù)現代通信領(lǐng)域中技術(shù)發(fā)展的突飛猛進(jìn)，整機系統對模數轉換提出了更高的要求。例如軟件無(wú)線(xiàn)電系統，其中的關(guān)鍵問(wèn)題就是模數轉換電路的高速（即高轉換速率或高采樣頻率）、高分辨率（即高轉換位數）等性能要求的實(shí)現 [1]。在高速領(lǐng)域，現有的模數轉換以并行轉換為主，但是由于其電路規模隨著(zhù)分辨率的提高而呈指數式的增長(cháng)（即2N -1，N為轉換位數）以及由2N-1 個(gè)比較器的亞穩態(tài) 和失配而引起的閃爍碼所造成的輸出不穩定，很難實(shí)現8位以上的高分辨率，而且功耗和體積較大，難以滿(mǎn)足實(shí)際使用的要求 [2]。針對并行模數轉換的局限，本文提出了一種采用分段量化和比特滑動(dòng)技術(shù)的流水并行式模數轉換電路，較好地結合了并行式和逐次逼近比較式兩種模數轉換各自的長(cháng)處，在保證高速工作的同時(shí)，可實(shí)現并行式難以實(shí)現的8位以上的高分辨率模數轉換，而且比現有的流水并行式模數轉換電路[3,4]更進(jìn)一步簡(jiǎn)化結構、減少寄存器數量、降低功耗，更有利于集成化。

　　假設對任意波形信號在某一時(shí)刻采樣值 A0進(jìn)行n位的二進(jìn)制量化結果為： D1D2…Dn ，則A0可以表示為：A0=VR(D1+D-2+…+2-(n-1)Dn)+δn(1)其中，是A0經(jīng)過(guò) n位二進(jìn)制量化后的量化誤差，D1 是A0與VR相比較的結果： D1=1 A0VR0A0VR將其適當變形后可得：A0=VRD1+VR(2-1+…+2-(n-1)Dn)+δn(2)

　　將（2）式中的2-1D 2移至等式的左邊，然后等式兩邊同時(shí)乘以2得：重復上述過(guò)程可得： A1=2(A0-VRD1)=VRD2+VR(2-1D3+…+2-(n-2)Dn)+22+δn(3)重復上述過(guò)程可得：A1=2(A0-VRD1)=VRD2+VR(2-1D4+…+2-(n-3)Dn)+22δnAn=2(An-1-VRDN)=2nδn(4)

　　其中，Di+1 是Ai與VR相比較的結果：Di+1=1AVR0AVR i=0,1,n-1(5)Ai+1=2(Ai-VRDi+1)(6)現再假設對A0進(jìn)行 k位的二進(jìn)制量化(2≤k?????? A0=VR(d1+2-1d2+…+2-(n-1)dk)+δk（7）

　　其中，δk是A0經(jīng)過(guò) k位二進(jìn)制量化后的量化誤差，重復上述過(guò)程可得：A1=2(A0-VRD1)=VRD2+VR(2-1D4+…+2-(n-2)dk)+2δkAk=2(Ak-1-VRDN)=2kδk(8)

　　其中，di+1是與 VR相比較的結果（i=0,1,…, k-1。）。然后再設對Ak進(jìn)行n -k位的二進(jìn)制量化的結果為：dk+ 1dk+2…d n，則Ak又可以表示為： Ak=VR(d=+1+2-1dk+2+…+2-(n-2)dn)+δn

　　其中，是經(jīng)過(guò)n-k位二進(jìn)制量化后的量化誤差，重復上述過(guò)程可得：

　　Ak+1=2(Ak--VRdk+1)=VRD2+VR(2-1D4+…+2-(n-2)dk)+2δnAn=2(An-1-VRdn)=2(n-k) δn

　　其中，di+1 是與VR相比較的結果（i=k ,k+1…,n-1。）。

　　由（2）、（7）兩式可得，D 1和d1都是A0 與VR相比較的結果，因此有：d 1=D1。再由（3）、（8）兩式可得：。如此一直遞推下去，最后可得：d2= D2，，…，dn=D n，，。這樣就證明了對任意波形信號電壓A 0進(jìn)行一次n位二進(jìn)制量化和i次分段 ni位二進(jìn)制量化（∑ni=n）是等效的，而且，其模擬余量A n也可以用于擴展模數轉換的量化比特數（即提高轉換的分辨率）。 因此，完全可以將模擬信號先經(jīng)過(guò)位數較少的模數轉換電路進(jìn)行粗轉換，然后將其模擬余量再送入多位高速并行模數轉換電路進(jìn)行高速、高分辨率的模數轉換。

　　現有流水并行式模數轉換就是將延遲逐次比較式A/D轉換電路[4]在時(shí)間上的串行工作轉化為單個(gè)模塊的流水式串行工作，對輸入信號進(jìn)行粗轉換，然后再采用多位高速并行模數轉換電路對粗轉換的模擬余量進(jìn)行高速、高分辨率的模數轉換。

　　在12位流水并行式模數轉換電路[5] 中，轉換時(shí)間為：

　　t31c=t1c=t3ctCA+tSH(9)而與位數 n無(wú)關(guān)。其中，t31C是整個(gè)模數轉換電路的轉換時(shí)間，t1C是8位并行模數轉換電路的轉換時(shí)間，t3C是流水式電路的轉換時(shí)間， tCA是流水式電路的比較單元CA的延遲時(shí)間， tSH是流水式電路的采樣保持單元SH的采樣保持時(shí)間。這種模數轉換電路由于受到tCA和tSH 的限制，轉換速率難以進(jìn)一步提高。

　　為了提高轉換速率，就得設法減少t CA 或tSH，本文提出一種比特滑動(dòng)流水并行模數轉換方法，將 12位流水并行式模數轉換電路[4]中的采樣保持單元全部省去， 然后在CA1之前加上一個(gè)采樣保持單元SH，并且采樣保持單元SH及各個(gè)比較單元CA 1～CAn內部均采用超高速器件，其轉換原理如圖1所示。只要所設計的比較單元CA1～CAn 和采樣保持單元SH滿(mǎn)足以下條件：

　　tCA1/n*tSH（10）

　　則CA1～CAn 就能在SH保持時(shí)間內快速完成n位逐次比較。因而，轉換時(shí)間變?yōu)椋?

　　T31C=T1C=T3CTSH（11）

　　而在tSH時(shí)間內與 tCA無(wú)關(guān)，從而可以提高轉換速率，并且節省了器件、減少了電路規模和功耗。至于n的大小可根據轉換速度和分辨率的要求、比較單元和采樣保持單元的延遲時(shí)間和器件成本等實(shí)際應用因素來(lái)設定，因而稱(chēng)之為比特滑動(dòng)。

　　比特滑動(dòng)流水并行式模數轉換方法的轉換過(guò)程是，首先將輸入的模擬電壓Vi經(jīng)過(guò)SH采樣保持為 A0，然后經(jīng)過(guò)CA1～CAn 逐級比較，得到n位數字轉換結果，并送鎖存器DL，在時(shí)鐘控制下同時(shí)輸出D1～Dn 。最后，輸出模擬余量An到m位并行AD 轉換器，繼續進(jìn)行轉換，并在時(shí)鐘控制下輸出m位數字輸出 Dn+1～Dn +m，從而完成n+m位高速高分辨率模數轉換。

　　采用如上所述原理，設計了一個(gè)4位比特滑動(dòng)流水模數轉換電路，并進(jìn)行了PSPICE仿真。其仿真電路系統如圖2所示。其中，比較單元CA由比較器MAX908和運算放大器AD8055組成，其內部電路結構如圖3所示， tCA達到8ns；采樣保持單元SH由模擬開(kāi)關(guān)MAX4614和運算放大器AD8055 組成，其內部電路結構如圖4所示，tSH 達到100ns，是能克服美國AD公司采樣保持電路AD585缺陷且性能優(yōu)于A(yíng)D585的新結構SH電路，新SH電路的捕捉時(shí)間t AC=40ns、孔徑時(shí)間tAP=10ns。以上這些都滿(mǎn)足（10）式的要求，因此，根據（11）式轉換時(shí)間 t3C可取100ns。

　　4位比特滑動(dòng)流水模數轉換電路的時(shí)域仿真結果如圖5所示。其中，VI 為信號發(fā)生器輸出的2.5MHz正弦信號；AO 為采樣保持單元SH的輸出，由于采用了新結構，速度提高，開(kāi)關(guān)泄漏減小，保持電壓的跌落變化率減小，精度提高； VO為4 位數模轉換器的模擬輸出。圖5的仿真結果表明，本文提出的比特滑動(dòng)流水模數轉換電路工作正常，線(xiàn)性化程度較好，只要按照圖1所示電路接入m位并行AD轉換器（ t1C為50ns），就能構成4+m位模數轉換器。

　　參考文獻：

　　[1]李宛州.超高速采樣技術(shù)及其在遠程超寬帶雷達信號處理中的應用研究[J].電子學(xué)報，2001，29(7)：940～942.

　　[2]李彥旭，成立，巴大志.低電壓.低功耗高速轉換器及其應用前景[J].半導體技術(shù)，2002，27（7）：6～9.

　　[3]雷鑒銘. 12位10MS/sCMOS流水線(xiàn)A/D轉換器的設計.微電子學(xué)[J]，2001，31（2）：87～89.

　　[4]謝支寬. 一種新型A/D轉換方法--延遲逐次比較式A/D轉換.電子學(xué)報[J].1987. 15（6）：102～104.

　　[5] 王百鳴. 兩種A/D轉換新方法——流水并行式和流水逐次逼近比較式[J].數據采集與處理，2000，15（4）： 511～515