串行輸入電壓輸出的14位DAC數模轉換器芯片AD5551/AD5552
加入技術(shù)交流群
摘要：美國ADI公司生產(chǎn)的數模轉換器AD5551/AD5552是一種串行輸入電壓輸出的DAC，具有14位分辨率，并具有施密觸發(fā)輸入和快速穩定時(shí)間等特點(diǎn)?？捎糜谧詣?dòng)控制、數據獲取和工業(yè)過(guò)程控制系統中。
關(guān)鍵詞：DAC 3線(xiàn)串行接口 施密特觸發(fā) AD5551/AD5552
1 概述
AD5551/AD5552是單極電源、14位分辨率、串行輸入、電壓輸出的數模轉換器，它們采用了多功能3線(xiàn)接口技術(shù)，能與SPI、QSPI、MICROWIRE和DSP接口兼容。該DAC的無(wú)緩沖輸出減少了輸出緩沖所引起的功耗和偏離誤差。AD5552有一個(gè)外部運算放大器，能夠在雙極模式下工作，具有±VREF的輸出電壓擺范圍。其主要特點(diǎn)如下：
●單電源運算，可在5V±10%單極電壓下工作；
●功耗低，5V情況下通常為1.5mW；
●采用3線(xiàn)串行接口；
●具有驅動(dòng)60Ω負載的無(wú)緩沖輸出能力，能減少輸出緩沖而引起的功耗；
●內含加電復位電路系統。
圖1和圖2分別是AD5551/AD5552的引腳圖，表1是AD5551/AD5552的引腳功能說(shuō)明。
表1 AD5551/AD5552的引腳功能
| 引腳名 | 引腳號 | 描 述 | |
| AD5551 | AD5552 | ||
| RFB | 1 | 反饋電阻。在雙極模式時(shí)與外置大器輸出相連 | |
| VOUT | 1 | 2 | DAC的模擬輸出電壓 |
| AGNDF | 2 | 3 | 模擬電路系統的接地參考點(diǎn)（壓力） |
| AGNDS | 2 | 4 | 模擬電路系統的接地參考點(diǎn)（溫度） |
| VREFS，VREFF | 3 | 5,6 | DAC的電壓參考輸入。與2V～VDD的外部參考電壓相連 |
| CS | 4 | 7 | 有源低邏輯輸入信號。該片選信號可用來(lái)限制串行數據輸入 |
| SCLK | 5 | 8 | 時(shí)鐘輸入。數據在SCLK的上升沿被時(shí)鐘引入輸入寄存器 |
| NC | 9 | 懸空引腳 | |
| DIN | 6 | 10 | 串行數據輸入 |
| LDAC | 11 | LDAC輸入。當輸入為低電位時(shí)，DAC寄存器同時(shí)更新為輸入寄存器的內容 | |
| DGND | 7 | 12 | 數字地。數字電路系統的接地參考 |
| INV | 13 | 與DAC的內部電阻相連。在雙極模式下，該引腳也外部運放的轉置輸入端相連 | |
| VDD | 8 | 14 | 模擬電壓源。5V±10% |
2 與微處理器的接口電路
AD5551/AD5552與微處理器的接口通常采用與DSP處理和微控制器協(xié)議標準相兼容的串行總線(xiàn)相連。其會(huì )話(huà)通道需要一個(gè)由時(shí)鐘信號、數據信號和同步信號組成的3線(xiàn)接口。AD5551/AD5552需要在SCLK的上升沿引入有效的14位數據字。當所有數據時(shí)鐘引入時(shí)，DAC能自動(dòng)更新數據，否則它將在LDAC的控制下更新（只對AD5552而言）。
2.1 與ADSP2101/ADSP2103的接口
圖3是AD5551/AD5552與ADSP2101/ADSP2103之間的串行接口示意圖。利用該電路可通過(guò)串行端口控制寄存器對ADSP2101/ADSP2103進(jìn)行編程。ADSP2101/ADSP2103被配置成內部時(shí)鐘、低電平幀信號和16位字長(cháng)。由于A(yíng)D5551/AD5552只保留最后14位，所以前兩位不用考慮。在串行端口開(kāi)始工作后，可通過(guò)給Tx寄存器寫(xiě)入一個(gè)字開(kāi)始發(fā)送數據庫。由于邊沿觸發(fā)的相位相反，所以在DSP和DAC的SCLK端口之間需要一個(gè)反相器。
2.2 與80C51/80L51的接口
圖4是AD5551/AD5552和80C51/80L51之間的串行數據接口電路。圖中，微控制器的TxD引腳用于驅動(dòng)AD5551/AD5552的SCLK引腳，同時(shí)RxD驅動(dòng)DAC的串行數據線(xiàn)。P3.3既可用來(lái)驅動(dòng)CS引腳，又可在串行端口上編程。
80C51/80L51開(kāi)始時(shí)提供的是最低有效位，但AD5551/AD5552希望開(kāi)始時(shí)得到14位字的最高有效位。傳送數據時(shí)應考慮這一點(diǎn)。通常這可用軟件來(lái)實(shí)現。在輸入DAC之前，應將每一位移出數據按正確順序排列好。由于DAC只保留最后14位字，所以80C51的前兩位在重新調整后不用考慮。
當數據開(kāi)始傳送到DAC時(shí)，PC3.3為低電平。RxD上的數據TxD下降沿有效。由于DAC時(shí)鐘數據在串行時(shí)鐘的上升沿時(shí)進(jìn)入輸入移位寄存器，所以TxD的時(shí)鐘必須翻轉。由于在傳送周期僅出現8個(gè)時(shí)鐘不降沿，所以80C51/80L51應按8位字節來(lái)傳輸數據。因為DAC需要14位字且P3.3（或其他可編程引腳）可作為DAC的CS引腳輸入信號，因此，P3.3在2×8位字的16位寫(xiě)周期的開(kāi)始為低電平，并保持低電平到2×8位寫(xiě)周期完成，在這之后P3.3變?yōu)楦唠娖讲⑼瓿蒁AC的新數據讀入。同樣，在數據重新調整之后，前兩位不用考慮。通過(guò)使用另外一個(gè)可編程引腳P3.4，可使AD5552的引腳由80C51/80L51的串行端口輸出來(lái)控制。
3 AD5551/AD5552的應用電路
3.1 光耦合接口電路
AD5551/AD5552的數字輸入為施密特觸發(fā)，適用于緩慢傳送的數據輸入。因此，它們能夠適用需要DAC通過(guò)光耦合器與控制器隔離的工業(yè)應用中。圖5是一個(gè)應用接口電路示意圖。
3.2 譯碼多個(gè)AD5551/AD5552
AD5551/AD5552的CS引腳可用來(lái)選擇任何一種CS。所有裝置均可接收同樣的串行時(shí)鐘和數據，但只有其中一個(gè)裝置在某個(gè)時(shí)刻接收CS信號。DAC的地址由譯碼器決定，可在數字輸入線(xiàn)上產(chǎn)生一些數字反饋。采用脈沖時(shí)鐘可以降低模擬通道數字反饋的影響。圖6是這種應用的典型電路。
評論