流水線(xiàn)型ADCMAX1200及其與DSP的接口
摘要:新型的流水線(xiàn)結構模數轉換技術(shù)是實(shí)現高速、高精度、低功耗的數據轉換的新技術(shù)。介紹16位MAX1200的結構、原理及其在高速數據采集系統中與DSP的接口及應用,可對流水線(xiàn)型ADC有實(shí)頻了解。
1 概述
為了適應計算機、通信和多媒體技術(shù)的飛速發(fā)展以及高新技術(shù)領(lǐng)域的數字化進(jìn)程不斷加快,ADC在工藝、結構、性能上都有了很大進(jìn)步,正在朝著(zhù)低功耗、高速、高分辨率的方向發(fā)展。新型的流水線(xiàn)結構是實(shí)現高速低功耗ADC的新型有效的方法。MAX1200就是采用這一新技術(shù)的高速、高精度、低功耗ADC的代表。
*單電源+5V供電;
*±VREF差分輸入,正向參考電壓RFPF由外部+4.906V電壓基準提供,負向參考電壓RFNF接至模擬地;
*輸入信號fin=100kHz時(shí),非雜散動(dòng)態(tài)范圍為91dB;
*1Msps,+5V供電時(shí)功耗273mW;
*±0.5LSB差分非線(xiàn)性誤差;
*三態(tài)、二進(jìn)制補碼輸出;
*快速、可控自校準功能;
*44腳MQFP封裝。
表1為引腳說(shuō)明
表1 引腳說(shuō)明
引腳號 | 引腳名稱(chēng) | 說(shuō) 明 |
1 | ST_CAL | 自校準觸發(fā)數字輸入端 ST_CAL=0,正常轉換;ST_CAL=1,啟動(dòng)自校準功能 |
2、4、5 | AGND | 模擬地 |
3、6 | AVDD | 模擬電源+5(1±0.05)V |
7 | DOR | 數據溢出位 |
815 | D15D8 | 輸出數據高8位 |
16 | DRVDD | 驅動(dòng)輸出的數字電源,+3~+5.25V,必須保證DRVDD≤DVDD |
17、28、29 | DGND | 數字地 |
18~25 | D7D0 | 輸出數據低8位 |
26 | TEST1 | 測試1腳,不接 |
27、30 | DVDD | 數字電源,+3~+2.25V |
31 | CLK | 輸入時(shí)鐘,AVDD獲取能量可避免抖動(dòng) |
32 | DAV | 數據有效時(shí)鐘,通過(guò)此時(shí)鐘控制,數據可傳送到存儲器或其它任何數據接收系統 |
33 | OE | 輸出使能 0E=0,D0~D15為高阻態(tài);OE=1,D0~D15使能 |
34 | TEST0 | 測試0腳 |
35 | CM | 普通模式電壓。模擬輸入,用來(lái)驅動(dòng)介于正負參考電壓的中間值 |
36 | RFPF | 正參考電壓,強制輸入 |
37 | RFPS | 正參考電壓,敏感輸入 |
38 | RFNF | 負輸入電壓,強制輸入 |
39 | FPNS | 負參考電壓,敏感輸入 |
40 | INP | 正輸入端 |
41、42 | NC | 不接 |
43 | INN | 負輸入端 |
44 | END_CAL | 校準結束標志位 END_CAL=0,校準正在=1,正常轉換 |
2 工作原理
流水線(xiàn)型(pipeline)ADC又稱(chēng)為子區式ADC,由級聯(lián)的若干級電路組成。每一級包括1采樣/保持放大器,1個(gè)低分辨率持ADC和DAC,以及1個(gè)求和電路,其中求和電路包括可提供增益的級間放大器??焖倬_的n位轉換器分為兩段以上的子區(流水線(xiàn))來(lái)完成。每級電路的采樣/保持器對輸入信號取樣后,先由1個(gè)m位分辨率的粗A/D轉換器對輸入進(jìn)行量,接著(zhù)用1個(gè)至少n位精度的乘積型數模轉換器(MDAC)產(chǎn)生1個(gè)對應于量化結果的模擬電平送至求和電路,求和電路從輸入信號中減掉此模擬電平,并將差值精確放大某一固定增益后送交下一級電路處理。經(jīng)過(guò)各級這樣的處理后,最后由1個(gè)較高精度的k位細A/D轉換器對殘余信號進(jìn)行轉換。將上述各級粗、細A/D的輸出組合起來(lái)構成高精度的n位輸出;同時(shí)必須滿(mǎn)足以下不等式,以便糾正重疊錯誤:
l·m+k>n
其中,l為級數,m為各級中ADC的粗分辨率,k為精細ADC的細分辨率,而n是流水線(xiàn)ADC的總分辨率。圖1所示為MAX1200的4級流水線(xiàn)ADC的原理圖及每級內部結構圖。
圖1中m=8,l=4,n=16。由于采用的開(kāi)關(guān)電容流水線(xiàn)結構中存在開(kāi)關(guān)電容之間的失配問(wèn)題,所以整個(gè)電路的精度由校正和校準邏輯控制。流水線(xiàn)結構的4個(gè)采樣過(guò)程在輸入信號被采樣和數據輸出到D15~D0之間引入的等待時(shí)間,也就是流水線(xiàn)的延遲時(shí)間;但是,在連續采樣的情況下可以獲得連續的輸出,只是輸出數據是前面的采樣輸出。時(shí)序如圖2所示。
總地來(lái)說(shuō),流水線(xiàn)ADC不但簡(jiǎn)化了電路設計,還具有如下優(yōu)點(diǎn):
①每一級的冗余位優(yōu)化了重疊誤差的糾正,具有良好的線(xiàn)性和低失調;
②每一級具有獨立的采樣/保持放大器,前一級電路的采樣/保持可以釋放出來(lái)用于處理下一次采樣,因此,允許流水線(xiàn)各級同時(shí)對多個(gè)采樣進(jìn)行處理,從而提高了信號的處理速度,典型的為T(mén)conv100ns。
③功耗低;
④很少有比較器進(jìn)入亞穩態(tài),從根本上消除了火花碼和氣泡,從而大大減少了ADC的誤差;
⑤多級轉換提高了ADC的分辨率。
(1)輸入模擬信號
全差分的開(kāi)關(guān)電容電路(SC)用來(lái)控制參考電壓和模擬輸入,如圖3所示。采用差分輸入信號比單端輸入具有更好的THD和SFDR性能,并且具有兩倍的信號量程、普通模式下的抗干擾性提高、有效地消除偶次諧波、對輸入信號的放大器預處理要求不高等優(yōu)點(diǎn)。如果使用單端輸入,負輸入引腳INN連接到普通模式電壓引腳CM上,輸入模擬信號接正輸入端INP。為了充分利用ADC的直到奈奎斯特頻率的優(yōu)良的AC特性,應盡量采用差分輸入方式??梢酝ㄟ^(guò)電路轉換將單端輸入轉換成差分輸入。如圖4所示,利用低噪聲、寬帶的運算放大器MAX4108可以保證MAX1200輸入信號在全功率帶寬范圍的信號純凈。為提高信噪比減小信號失真,在輸入信號進(jìn)入ADC之前,可采用低通或帶通濾波器調理輸入信號。通常對于低頻輸入信號(100kHz)可采用有源濾波器,高頻輸入信號則采用無(wú)源濾波器。
(2)參考電壓
選擇低噪聲的參考電壓可以提高良好的負載穩定性和低的溫度漂移。MAX1200的參考電壓驅動(dòng)大約1kΩ的片上電阻和21pF的開(kāi)關(guān)電容。為了滿(mǎn)足動(dòng)態(tài)特性的要求,參考電壓要在一個(gè)時(shí)鐘周期內穩定在0.0015%,因而要設計恰當的驅動(dòng)電路,如圖5所示。參考電壓也可采用單端輸入或圖3所示的差分輸入,參考電壓不可高于模擬電壓AVDD或低于地。參考電壓引腳處的電容用來(lái)提供每一時(shí)鐘周期內的動(dòng)態(tài)電荷,這些電容必須具有低的電解質(zhì)吸收性能;運算放大器MAX410可以保證參考信號的精度。通常典型的正參考電壓RFPF可由4.096V的驅動(dòng)電壓基準(如MAX6341)提供,負參考電壓可直接和模擬地相連,這樣可達到最佳的信噪比。如果系統對THD性能的要求比SNR更為重要,那么可選擇差分電壓VRFPS=+3.5V,VRENS=+1.5V。普通模式電壓引腳CM對ADC的性能影響很大,采用VCM=(VRFPS+VRFNS)/2,可以保證有很好的動(dòng)態(tài)性能。圖5所示VCM可采用分壓得到。
(3)時(shí)鐘
流水線(xiàn)型ADC通常需要50%占空比的時(shí)鐘,MAX1200采用圖6所示的電路來(lái)產(chǎn)生所需的時(shí)鐘。
在這里,時(shí)鐘發(fā)生器與信號源要有匹配的頻率范圍、振幅、壓擺率。如果輸入信號的壓擺率很小,那么,時(shí)鐘抖動(dòng)可以忽略;如果信號的壓擺率很高,則時(shí)鐘的抖動(dòng)應該限制到最小。因為,對于全振幅輸入的正弦波可能達到的最大信噪比取決于時(shí)鐘的抖動(dòng):
采用圖6所示的低噪聲和低相位噪聲的信號發(fā)生器,可以獲取需要的時(shí)鐘。
(4)校標功能
流水線(xiàn)操作采用低分辨率的乘積型數模轉換器(MDAC),其內部的開(kāi)關(guān)電容存在失配問(wèn)題,因而MAX1200的精度受限于MDAC的精度。MAX1200具有自校準功能,可將電容之間的失配情況進(jìn)行計算并存儲在片上存儲器中,以便應用于對輸入信號的校準中。在校準過(guò)程中,首先,時(shí)鐘必須連接工作,ST_CAL由一最小寬度為4倍時(shí)鐘周期但不超過(guò)17 400個(gè)時(shí)鐘周期的正脈沖觸發(fā),可與時(shí)鐘開(kāi)行輸入。當ST_CAL觸發(fā)1~2個(gè)時(shí)鐘周期后,END_CAL變?yōu)榈碗娖讲⒈3值叫式Y束。在這一期間參考電壓必須保持穩定在0.01%,否則校準是無(wú)效的。在校準過(guò)程中,模擬輸入INP和INN一般不接入信號,但如果接入靜態(tài)輸入可以獲得更好的校準性能。一旦END_CAL變高則意味著(zhù)校準結束,此時(shí)ADC進(jìn)入模數轉換狀態(tài)。具體時(shí)序如圖7的慰。校準結束后,MAX1200對電源±5%的變化或溫度的變化都不敏感,但當溫度變化超過(guò)±20℃時(shí)則需要重新校準。
3 MAX1200與DSP的接口
這里,采用美國TI公司的TMS320F206(以下簡(jiǎn)答F206)。F206是一種低價(jià)格、高性能16位定點(diǎn)DSP,目前已廣泛應用于圖形圖像處理、語(yǔ)音處理、儀器儀表、通信、多媒體及軍事等領(lǐng)域。F206運算速度較快(可達40MIPS),功能較強,源代碼與'C1x、'C2x兼容,且與'5x向上兼容,片內外設向TMS320C5x靠攏。其內部采用程序和數據分開(kāi)的哈佛結構,具專(zhuān)門(mén)的硬件乘法器,采用了四級流水線(xiàn)操作,提供了特殊的DSP指令,可以快速實(shí)現各種處理算法。圖8為MAX1200的外圍電路及與F206的接口電路。
下面給出應用DSP進(jìn)行ADC數據采集的程序:
.title "MAX1200 ADC";標題
.copy "init.h" ;變量和寄存器定義
.copy "vector.h" ;矢量標號定義
.text ;代碼段
F206系統初始化
start:clrc cnf ;映射塊B0到數據存儲區
ldp #0h ;頁(yè)指針設置為0
setc intm ;關(guān)中斷
splk #0000h,60h
out 60h,wsgr ;設置0等待周期
*設置中斷*
splk #0ffffh,ifr ;中斷標志復位
splk #0001h,imr ;設置INT1中斷有效
splk #0010h,60h
out 60h,icr ;設置中斷模式
*設置IO口輸入輸出狀態(tài)*
splk #0c004h,60h ;設置IO2為輸出,IO3為輸入
out 60h,aspcr
*設置從ADC的接收數據存放位置及數據長(cháng)度*
lar ar1,#rxbuf ;接收數據從0300h單元開(kāi)始存放
lar ar0,#size ;接收數據長(cháng)度0020h個(gè)數據
mar *,ar1 ;設置AR1為當前輔助寄存器
*控制ADC的OE,啟動(dòng)自動(dòng)校準,等待校準完畢后接收數據*
splk #00f4h,61h
out 61h,iosr ;設置ST_CAL=,啟動(dòng)ADC自動(dòng)校準
in 62h,iosr ;等待自動(dòng)校準完畢
bit 62h,8
wait:bcnd wait,ntc ;自動(dòng)校準正在進(jìn)行
clrc tc ;自動(dòng)校準完畢,清除TC
clrc intm ;打開(kāi)總中斷
loop:idle
b loop;
*INT1中斷服務(wù)程序——接收、存儲數據*
inpt1:in *+,000h ;接收數據并存儲到輔助寄存;器所指示數據存儲單元
mar *,ar0
banz skip,ar1
lar ar1,#rxbuf
lar aro,#size
skip:clrc intm
ret
.end ;程序結束
4 小結
利用流水線(xiàn)型ADC可以實(shí)現高速精度的模數轉換,這一技術(shù)是新型ADC的代表。MAX1200的原理特性及其與DSP的配合使用,可將高速、高精度、低功耗的數字采集系統廣泛地應用于數字通信、高分辨率圖像系統、掃描儀等各種數字化系統中。
評論