LCD控制器驅動(dòng)的24位TFT真彩屏接口設計

引言

在嵌入式設計中常常會(huì )使用lcd屏，現在常用的屏大部分都是高性能的。因為lcd屏的生產(chǎn)廠(chǎng)商很多，標準也不統一，lcd屏往往不能與lcd控制器無(wú)粘合連接，所以在使用lcd屏時(shí)，廠(chǎng)家還會(huì )推薦使用其專(zhuān)為lcd屏是設計的時(shí)序芯片，例如，sharp的lcd lq035q7db02配套的控制器為lz9fc22；日本的lcd屏是16位色的，本身價(jià)格很高，控制器成本也非常高，性能卻不見(jiàn)得好，采用高性能的24位真彩色屏是比較理想的，但接口邏輯需要重新設計。

1 rgb565－rgb888的轉換

以友達光電auo生產(chǎn)的a06qu01[1]為例，這是一種24位的tft真彩屏，分辨率為320×240，每個(gè)象素由rgb888表示，其控制時(shí)序如圖1所示，lcd要求的時(shí)序由幀同步（vsync）、行同步（hsysnc）、比特時(shí)鐘（dclk）及數據（data[0：7]）構成，幀同步和行同步指示每一幀和每一行的開(kāi)始。a06qu01每幀240行，每行320個(gè)象素，每個(gè)像素由依次產(chǎn)生的8b紅、8b綠、8b藍（r1，g2，b3，r4，g5，b6…）構成，所以稱(chēng)為rgb888。

以pxa25x為代表的嵌入式處理器擁有一個(gè)lcd控制器，可以將這個(gè)控制器配置為最高16位的tft lcd屏控制器，其控制時(shí)序如圖1所示，lcd要求的時(shí)序由幀同步（vsync）、行同步（hsysnc）、點(diǎn)時(shí)鐘（pclk）及數據（data[0：15]構成，幀同步和行同步指示每一幀和每一行的開(kāi)始。對于a06qu01，每幀將有240行，每行有320個(gè)像素，每個(gè)像素由5b紅、6b綠、5b藍構成16位數據，稱(chēng)為rgb565。

將rgb565轉換為rgb888要解決2個(gè)問(wèn)題：

1）比特時(shí)鐘3倍頻。lcd控制器每一個(gè)像素用一個(gè)時(shí)鐘1次送出16b數據，而lcd屏每個(gè)像素需要3個(gè)時(shí)鐘，每次獲得8b。這樣就需要產(chǎn)生1個(gè)3倍于點(diǎn)時(shí)鐘pclk的時(shí)鐘。

2）16b到24b數據分解。在lcd控制器送出16b數據時(shí)，需要緩存，并分解出rgb信號分別送出，5b紅、6b綠、5b藍構成16位數據可以采用補0的方法，構成8b紅、8b綠、8b藍。數據高位補0時(shí)色彩較柔和，低位補0時(shí)彩色較艷麗。

通常情況下，使用模擬鎖相環(huán)技術(shù)可以實(shí)現均勻倍頻，在這個(gè)設計中，3倍頻時(shí)鐘與rgb數據必須同步，否則會(huì )出現顏色錯位；同時(shí)鎖相環(huán)還需要數據分解電路配合使用，這樣一個(gè)數字和模擬混合的電路會(huì )增加成本，因而特別設計使用了數字電路實(shí)現非均勻3倍頻。具體方案是：使用一個(gè)大于6小于7倍的lcd屏比特時(shí)鐘作為cpld的主控制時(shí)鐘，lcd屏的時(shí)鐘頻率約為7m赫茲，所以選擇cpld的主控制時(shí)鐘頻率為48m赫茲。如圖1所示，pclk為控制器輸出的點(diǎn)時(shí)鐘，pdata為rbg565數據，pclkout和pdataout是送往lcd的信號，x7pclk為cpld的定時(shí)時(shí)鐘，在pclk上升沿將pdata存入緩沖器pdatabuf，并將內部狀態(tài)位datavalid置位，在x7pclk的上升沿，如果檢測到datavalid為高，則使pclkout為低，將緩沖器中的數據取出高5位紅色信號，補零后送到pdataout，并將datavalid置為低，在下一個(gè)x7pclk的上升沿將pclkout置高，8b數據送出到lcd屏。使用這種方法依次將綠色及藍色信號送出，在藍色信號送出后，保持pclkout為高，直到下一個(gè)datavalid為高，進(jìn)入下一次轉換，從圖1中可以看出，數字3倍頻信號pclkout不是均勻的，藍色數據時(shí)鐘的占空比不是50％。根據lcd屏數據手冊的要求，pclkout的占空比變化容許的范圍是40％－60％，因而只要調整好x7pclk的時(shí)鐘頻率，還是比較容易產(chǎn)生符合占空比要求的pclkout時(shí)鐘的，lcd屏正常工作還需要幀同步（vsync）和行同步（hsysnc）信號，這些信號可以由軟件驅動(dòng)程序編程產(chǎn)生。

2 lcd背光及l(fā)cd偏置的電源產(chǎn)生器

lcd屏需要特殊的供電，用于背景照明和lcd偏置，現在使用的小尺寸lcd大多數使用led作為背光，以及－10v的偏置電壓，本設計使用的lcd屏是2路各4個(gè)白光led串聯(lián)，每路需要的供電電壓約為10v，電流為20ma。lcd偏置電壓為－10v，電流為3－5ma。這些電源利用lcd控制器內部的電源控制器實(shí)現。如圖2所示，由l1、v1構成升壓型dc－dc轉換器，l1為高頻功率電感，v1為高頻小功率開(kāi)關(guān)晶體管。c4和r1構成的微分電路可以提高v1的導通和關(guān)閉速度，有利于提高電源效率，v1由脈沖寬度調制信號控制，在導通期間使用l1存儲能量，在關(guān)閉時(shí)電感向負載釋放能量，這樣v1的集電極上生成高壓脈沖信號，這個(gè)信號經(jīng)過(guò)d1、c3和c6整流濾波后得到用于led供電正電壓，同樣經(jīng)過(guò)c2隔直流后再整流濾波得到用于lcd偏置的負電壓，注意，電容c7是正端接地的。led電流限制使用圖3所示的電路，v3和v4為led驅動(dòng)管，v2為電流采樣管，v2、v3、v4是3個(gè)型號相同的晶體管。這3個(gè)晶體管的基級相連，因而基極電壓相等。因為型號相同，所以基極到發(fā)射極電壓近似相等，于是，r3、r6、r7上的壓降近似相等，這樣r3、r4上的電流被轉換為r2上的反饋電壓?？刂破鞲鶕答侂妷鹤詣?dòng)調整圖2中的pwm控制信號的占空比，從而改變輸出led供電電壓，使反饋電壓穩定在0.6v，通過(guò)led的電流穩定在22ma，lcd偏置電壓大約穩定在－10v。

3 數字倍頻及數據分解實(shí)現

rgb565－rgb888轉換器用xc9536實(shí)現，如圖4所示，來(lái)自lcd控制器的信號為：16b數據l_dd0..15、同步信號l_fclk及l(fā)_lclk、點(diǎn)時(shí)鐘信號l_pclk，輸出到lcd屏的信號為：8b數據信號lcd_d0..7、同步信號lcd_vsync及l(fā)cd_hsync、時(shí)鐘信號lcd_dclk。x7clk來(lái)自于48m赫茲的晶體振蕩器，使用verilog hdl開(kāi)發(fā)。如果連接無(wú)誤，則上電后加載帶有tft屏驅動(dòng)的嵌入式linux內核，一般在lcd屏左上角能看到企鵝圖案，如果實(shí)際顯示的圖案位置和色彩不正確，則需要根據實(shí)際看到的圖像調整lcd控制寄存器中的時(shí)序設置，實(shí)現正確的顯示。

4 總結

由于接口標準不統一、將一個(gè)新型號的lcd屏接到嵌入式處理器比較困難，需要認真分析lcd控制器及l(fā)cd屏的時(shí)序和驅動(dòng)方式，使用低價(jià)可編程邏輯電路，可以實(shí)現接口的時(shí)序轉換，lcd屏需要的背光電源及偏置電源可以按本文所述方法，利用lcd屏內部集成的電源控制器實(shí)現，也可以通過(guò)外接專(zhuān)用的lcd背光電源和lcd偏置實(shí)現。