<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 組合邏輯電路的分析

組合邏輯電路的分析

作者: 時(shí)間:2011-07-25 來(lái)源:網(wǎng)絡(luò ) 收藏
分析組合邏輯電路的目的是為了確定已知電路的邏輯功能,其步驟大致如下:
  1.由邏輯圖寫(xiě)出各輸出端的邏輯表達式;
  2.化簡(jiǎn)和變換各邏輯表達式
  3.列出真值表
  4.根據真值表和邏輯表達式對邏輯電路進(jìn)行分析,最后確定其功能。
  下面舉例來(lái)說(shuō)明組合邏輯電路的分析方法。

  例:已知邏輯電路如下圖所示,分析該電路的功能。

解:第一步,根據邏輯圖可寫(xiě)出輸出函數的邏輯表達式為

  第二步,列寫(xiě)真值表如下:

0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
1
1
1
1
0
0
0
1
1
0
1
0
0
1

  第三步,分析真值表后可知,當A、B、C輸入變量中取值有奇數個(gè)1時(shí),L為1,否則L為0??梢?jiàn)該電路可用于檢查3位二進(jìn)制碼的奇偶性,由于它在輸入二進(jìn)制碼含有奇數個(gè)1時(shí),輸出有效信號
,因此稱(chēng)為奇校驗電路。

  例:一個(gè)雙輸入端、雙輸出端的組合邏輯電路如下圖所示,分析該電路的功能。

解:第一步,由邏輯圖寫(xiě)出邏輯表達式,并進(jìn)行化簡(jiǎn)和變換:

  第二步,列寫(xiě)真值表如下:

輸入
輸出












  第三步,分析真值表可知,A,B都是0時(shí),S為0,C也為0
;當A,B有1個(gè)為1時(shí),S為1,C為0;當A,B都是1時(shí),S為0,C為1。這符合兩個(gè)1位二進(jìn)制數相加的原則,即A,B為兩個(gè)加數,S是它們的和,C是向高位的進(jìn)位。這種電路可用于實(shí)現兩個(gè)1位二進(jìn)制數的相加,實(shí)際上它是運算器中的基本單元電路,稱(chēng)為半加器。
  對于比較簡(jiǎn)單的組合邏輯電路,有時(shí)也可用畫(huà)波形圖的方法進(jìn)行分析。為了避免出錯,通常是根據輸入波形,逐級畫(huà)出輸出波形,最后根據邏輯圖的輸出端與輸入端波形之間的關(guān)系確定功能。用畫(huà)波形圖的分析法對以上兩個(gè)例題的分析結果分別如下圖所示。

電路相關(guān)文章:電路分析基礎




評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>