加法器和數值比較器

錄像：組合邏輯電路的應用（40分鐘）
6.6.1 加法器
一、半加器
1．只考慮兩個(gè)一位二進(jìn)制數的相加，而不考慮來(lái)自低位進(jìn)位數的運算電路，稱(chēng)為半加器。
如在第i位的兩個(gè)加數Ai和Bi相加，它除產(chǎn)生本位和數Si之外，還有一個(gè)向高位的進(jìn)位數 。因此，
輸入信號：加數Ai，被加數Bi
輸出信號：本位和Si，向高位的進(jìn)位Ci
2．真值表
根據二進(jìn)制加法原則（逢二進(jìn)一），得以下真值表。

4．邏輯電路：由一個(gè)異或門(mén)和一個(gè)與門(mén)組成。
如圖6.6.1（a）所示。
5．邏輯符號

二、全加器

1．不僅考慮兩個(gè)一位二進(jìn)制數相加，而且還考慮來(lái)自低位進(jìn)位數相加的運算電路，稱(chēng)為全加器。
如在第i位二進(jìn)制數相加時(shí)，被加數、加數和來(lái)自低位的進(jìn)位數分別為Ai 、Bi 、Ci-1 ，輸出本位和及向相鄰高位的進(jìn)位數為Si、Ci。因此，
輸入信號：加數Ai 、被加數Bi 、來(lái)自低位的進(jìn)位Ci-1
輸出信號：本位和Si，向高位的進(jìn)位Ci
2．真值表

3．Si和Ci的卡諾圖，如圖6.6.2所示。

4．邏輯函數表達式

5．邏輯圖，如圖6.6.3（a）所示。

6．邏輯符號

三、多位加法器

1．含義：實(shí)現多位加法運算的電路，稱(chēng)為加法器。
2．進(jìn)位方法：
⑴ 串行進(jìn)位
圖6.6.4所示為由4個(gè)全加器組成的4位串行進(jìn)位的加法器。
低位全加器輸出的進(jìn)位信號依次加到相鄰高位全加器的進(jìn)位輸入端CI。最低位的進(jìn)位輸入端CI接地。
顯然，每一位的相加結果必須等到低一位的進(jìn)位信號產(chǎn)生后才能建立起來(lái)。
主要缺點(diǎn)：運算速度比較慢。
優(yōu)點(diǎn)：電路比較簡(jiǎn)單。
⑵ 超前進(jìn)位加法器
主要優(yōu)點(diǎn)：運算速度較高。

6.6.2 數值比較器

用于比較兩個(gè)數大小或相等的電路，稱(chēng)為數值比較器。

一、1位數值比較器
1．數值比較的含義
一位二進(jìn)制數A和B進(jìn)行比較的電路。比較結果有三種情況。

二、多位數值比較器
多位二進(jìn)制數如何比較大??？
如兩個(gè)4位二進(jìn)制數A＝A3A2A1A0 和B＝B3B2B1B0 進(jìn)行比較時(shí)，則需從高位到低位逐位進(jìn)行比較。
只有在高位相等時(shí)，才能進(jìn)行低位的比較。當比較到某一位數值不等時(shí)，其結果便為兩個(gè)4位數的比較結果。

MSI器件：CMOS 4位數值比較器CC14585
MSI器件如何查手冊了解其功能并應用？
1．邏輯圖（教材中圖6.6.5所示，了解，不需記憶）

3．使用方法
（1）只比較兩個(gè)4位二進(jìn)制數時(shí)
用一片CC14585即可，將擴展端I(AB) 接低電平，I(A>B)和I(A=B) 接高電平。
（2）當比較兩個(gè)4位以上8位以下的二進(jìn)制數時(shí)
需兩片CC14585，要用擴展端。
應先比較兩個(gè)高4位的二進(jìn)制數，在高位數相等時(shí)，才能比較低4位數。只有在兩個(gè)4位二進(jìn)制數相等時(shí)，輸出才由I(AB) 、I(A>B)、I(A=B)決定。
圖6.6.6所示為用兩片CC14585組成的8位數值比較器。
將低位片的I(AB)接低電平0，I(A>B)和I(A=B)接高電平1。
將低位片的CC14585（1）的輸出比較結果I(AB)和I(A=B)與高位片CC14585（2）的擴展端I(AB)和I(A=B)相連。