數據選擇器和分配器

2．邏輯功能分析

下面以教材中圖6.5.2中的一個(gè)數據選擇器為例進(jìn)行分析。

（1）第一級傳輸門(mén)1TG1～1TG4的開(kāi)通與關(guān)閉由A0 來(lái)控制。
當 A0＝0時(shí)，1TG1和1TG3開(kāi)通，1TG2和1TG4關(guān)閉；當 A0＝1時(shí)，1TG1和1TG3關(guān)閉，1TG2和1TG4開(kāi)通。
（2）第二級傳輸門(mén)1TG5和1TG6的開(kāi)通與關(guān)閉由 A1來(lái)控制。
當A1＝0時(shí)，1TG5開(kāi)通，1TG6關(guān)閉；當A1＝1時(shí)，1TG5關(guān)閉，1TG6開(kāi)通。
這樣，在A(yíng)1A0 取值確定后，且取1 ＝0時(shí)，則輸入數據1D0～1D3中便有一個(gè)相應的數據輸出。

3．真值表

表6.5.2 雙4選1數據選擇器CC14539的真值表

4．輸出邏輯函數式

二、8選1數據選擇器

MSI器件TTL 8：選1數據選擇器CT74LS151
1．邏輯功能示意圖

2．真值表

表6.5.3 數據選擇器CT74LS151的真值表

3．輸出邏輯函數

三、用數據選擇器實(shí)現組合邏輯函數

實(shí)現原理：數據選擇器是一個(gè)邏輯函數的最小項輸出器：

而任何一個(gè)n位變量的邏輯函數都可變換為最小項之和的標準式

，Ki的取值為0或1，所以，用數據選擇器可很方便地實(shí)現邏輯函數。
方法：⑴ 表達式對照法，將 和 相比較。⑵ 卡諾圖對照法。
1．當邏輯函數的變量個(gè)數和數據選擇器的地址輸入變量個(gè)數相同時(shí)，可直接用數據選擇器來(lái)實(shí)現邏輯函數。

［例6.5.1］ 試用數據選擇器實(shí)現邏輯函數
Y＝AB＋AC＋BC
解：該題可用代數法和卡諾圖法求解。
代數法
（1）選用數據選擇器。由于邏輯函數Y中有A、B、C三個(gè)變量，所以，可選用8選1數據選擇器，現選用CT74LS151。
（2）寫(xiě)出邏輯函數的標準與一或表達式。邏輯函數Y的標準與一或表達式為

（3）比較Y和Y′兩式中最小項的對應關(guān)系。設Y＝Y′，A＝A2 ，B＝A1 ，C＝A0 ，Y′式中包含Y式中的最小項時(shí)，數據取1，沒(méi)有包含Y式中的最小項時(shí)，數據取0，由此得

（4）畫(huà)連線(xiàn)圖。根據上式可畫(huà)出圖6.5.4所示的連線(xiàn)圖。

卡諾圖法
（1）寫(xiě)出邏輯函數Y的標準與一或表達式為

（2）畫(huà)出Y和8選1數據選擇器輸出邏輯函數Y′的卡諾圖。Y和Y′的卡諾圖如圖6.5.5所示。

（3）比較邏輯函數Y′和Y的卡諾圖。設Y＝Y′、A＝A2 、B＝A1 、C＝A0 ，對比圖6.5.5（a）和（b）兩張卡諾圖后得

圖6.5.5［例6.5.1］的卡諾圖
（a） Y的卡諾國；（b） 的卡諾圖

（4）畫(huà)連線(xiàn)圖。根據上式可畫(huà)出圖6.5.4的連線(xiàn)圖。

2．當邏輯函數的變量個(gè)數多于數據選擇器的地址輸入變量的個(gè)數時(shí)，應分離出多余的變量，將余下的變量分別有序地加到數據選擇器的地址輸入端上。

[例6.5.2] 用雙4選1數據選擇器CC14539和非門(mén)構成一位全加器。

解：（1）設定變量，列真值表。
設二進(jìn)制數在第i位相加
輸入變量：被加數Ai，加數Bi，來(lái)自低位的進(jìn)位數Ci-1
輸出邏輯函數：本位和Si，向相鄰高位的進(jìn)位數為Ci
其真值表如表6.5.4所示。

（4）將全加器的輸出邏輯函數式和數據選擇器的輸出邏輯函數式進(jìn)行比較。設 Si＝1Y、Ai＝A1、Bi＝A0時(shí)，則

（5）畫(huà)連線(xiàn)圖。

圖6.5.6［例6.5.2］的連線(xiàn)圖

由上題可知，當邏輯函數的變量數多于數據選擇器的輸入地址碼A1、A0時(shí)，則D3～D0可視為是第三個(gè)（輸入）變量，用以表示邏輯函數中被分離出來(lái)的變量。

6.5.2 數據分配器
數據分配是數據選擇的逆過(guò)程。

根據地址信號的要求，將一路數據分配到指定輸出通道上去的電路，稱(chēng)為數據分配器。

3線(xiàn)—8線(xiàn)MSI譯碼器的邏輯功能？
如將譯碼器的使能端作為數據輸入端，二進(jìn)制代碼輸入端作為地址信號輸入端使用時(shí)，則譯碼器便成為一個(gè)數據分配器。

3線(xiàn)一8線(xiàn)譯碼器CT74LS138構成的8路數據分配器。