在P87LPC764單片機I2C總線(xiàn)系統中擴展LCD顯示器

1 引言
　　
i2c總線(xiàn)是philips公司推出的芯片間串行傳輸總線(xiàn)。它僅用串行數據線(xiàn)（sda）和串行時(shí)鐘線(xiàn)（scl）兩根連線(xiàn)便實(shí)現了完善的全雙工同步數據傳送，并可很方便地構成多機系統和外圍器件擴展系統。
　　
本文介紹在p87lpc764單片機中利用i2c總線(xiàn)系統中典型的lcd驅動(dòng)控制器件pcf8577c來(lái)擴展256段靜態(tài)lcd的電路設計方法。

2 硬件電路設計

2．1 p87lpc764單片機的i2c總線(xiàn)接口
　　
p87lpc764是philips公司生產(chǎn)的一種小封裝、低成本、高性能的單片機（具體內容見(jiàn)參考文獻2）。它采用80c51加速處理器結構，片內帶有支持i2c總線(xiàn)的硬件接口。當激活i2c總線(xiàn)時(shí)，p87lpc764端口1中的p1．2與p1．3可分別用作scl和sda總線(xiàn)功能。其i2c總線(xiàn)由3個(gè)特殊功能寄存器控制，即i2c控制寄存器i2con、i2c配置寄存器i2cfg、i2c數據寄存器i2dat。各寄存器格式及位含義如下。

a．i2con寄存器
　　
i2con寄存器各位的含義在進(jìn)行讀寫(xiě)操作時(shí)完全不同。下面分別介紹其讀、寫(xiě)操作格式。

各位功能如下：
　　
rdat：數據接收位。在scl線(xiàn)的上升沿時(shí)由sda線(xiàn)上獲取。讀rdat位時(shí)不清除drdy，也不釋放scl線(xiàn)。
　　
atn：當drdy、arl、str或stp中任意一個(gè)為1時(shí)，atn置1。通過(guò)測試atn位可判斷總線(xiàn)上是否發(fā)生某類(lèi)事件。
　　
drdy：數據準備好標志位。在scl上升沿時(shí)置位，讀寫(xiě)i2dat寄存器或向cdr寫(xiě)入1時(shí)清0。 arl：總線(xiàn)仲裁失敗標志位。

str：?jiǎn)?dòng)標志位。當檢測到啟動(dòng)條件時(shí)置1。

stp：停止標志位。當檢測到停止條件時(shí)置1。 master：當本器件成為i2c總線(xiàn)主控器時(shí)置1。

其中：

cxa：寫(xiě)入1，清除數據發(fā)送狀態(tài)。
　　
idle：寫(xiě)入1，則被控制要檢測到下一位啟動(dòng)位時(shí)才接收總線(xiàn)信息。

cdr：寫(xiě)入1，清除drdy。

carl：寫(xiě)入1，清除arl。

cstr：寫(xiě)入1，清除str。

cstp：寫(xiě)入1，清除stp。
　　
xstr：當裝置為主控制器時(shí)，向xstr和cdr寫(xiě)入1，使i2c總線(xiàn)發(fā)送重復啟動(dòng)位。
　　
xstp：當裝置為主控制器時(shí)，向xstp和cdr寫(xiě)入1，使i2c總線(xiàn)發(fā)送停止位。

b．i2cfg寄存器

sla：寫(xiě)入1，本裝置成為i2c總線(xiàn)被控器。
　　
mastrq：寫(xiě)入1，本裝置成為i2c總線(xiàn)主控器。

cti：寫(xiě)入1，清除定時(shí)器1溢出標志。
　　
tirun：寫(xiě)入1，定時(shí)器1開(kāi)始運行；寫(xiě)入0，停止定時(shí)器1運行并將定時(shí)器清0。
　　
ct1和ct0用來(lái)決定scl線(xiàn)上高低電平的最小時(shí)間。

c．i2dat寄存器

i2dat寄存器的讀、寫(xiě)格式是不同的。

其中rdat為數據接收位。在scl線(xiàn)的上升沿時(shí)從sda中獲取。在從i2dat的rdat中讀數據的同時(shí)，可清除drdy和設置發(fā)送激活狀態(tài)。

其中xdat為數據發(fā)送位。下一個(gè)要發(fā)送的數據寫(xiě)入此位。寫(xiě)xdat時(shí)，應清除drdy和設置發(fā)送激活狀態(tài)。

2．2 i2c總線(xiàn)顯示器件pcf8577c

a．引腳功能
　　
pcf8577c是i2c總線(xiàn)系統中典型的lcd驅動(dòng)控制器件，在靜態(tài)方式時(shí)可驅動(dòng)32段lcd；在雙級方式時(shí)可驅動(dòng)64段lcd。若采用多片級聯(lián)，則最大可構成256段lcd顯示系統。另外，pcf8577c還具有顯示數據自動(dòng)增量寫(xiě)入功能，而且編程十分簡(jiǎn)單。pcf8577的引腳排列如圖1所示。各引腳功能如下：

s32～s1：段輸出端口。

bp1：背極輸出。級聯(lián)時(shí)可作為同步輸入端，接第一級的bp1信號作為同步信號。
　　
a2／bp2：在靜態(tài)驅動(dòng)方式下，該端作為硬件地址線(xiàn)a2，用于設定8577c的硬件子地址。在雙級驅動(dòng)方式下，該腳用作第二背極輸出bp2。級聯(lián)時(shí)則作為同步輸入端，接第一級的bp2信號作為同步信號。在雙極方式下，其硬件子地址僅由a1和a0來(lái)決定。

a1：硬件地址線(xiàn)。片內無(wú)下拉電路，不可懸空。
　　
a0／osc：該腳需外接電阻電容來(lái)構成振蕩器，此時(shí)a0被規定為邏輯0，用作硬件地址線(xiàn)。級聯(lián)時(shí)，除第一級之外，其它各級均不外接電阻電容構成的振蕩器，而應接vdd或vss來(lái)設置器件子地址。

vdd和vss：分別為電源正、負極。

scl和sda：分別為i2c總線(xiàn)的時(shí)鐘和數據線(xiàn)。

b．數據操作格式
　　
8577c有九個(gè)寄存器，其操作格式如圖2所示。下面就控制寄存器和段字節寄存器加以說(shuō)明。

●控制寄存器

控制寄存器用于在微處理機對8577c的一次數據傳送過(guò)程中裝入第二字節（控制字節）?？刂谱指魑缓x如下：

mode：驅動(dòng)方式選擇位，“0”為選擇靜態(tài)驅動(dòng)方式；“1”為選擇雙極驅動(dòng)方式。
　　
bank：數據選擇位，“0”為選擇顯示a體數據，“1”為選擇顯示b體數據。
　　
v5v4v3：這三位與硬件子地址相對應。若器件的從地址與i2c總線(xiàn)上的從地址相符，且v5v4v3＝a2a1a0，則該器件被選中，此時(shí)即可接收總線(xiàn)上送來(lái)的數據，并將其裝入段字節寄存器，否則不予理睬。在雙極驅動(dòng)方式下，由于a2作bp2，故v5無(wú)效。
　　
v2v1v0：段字節寄存器sbr的地址位，用來(lái)決定將段數據寫(xiě)入哪一個(gè)sbr。

用v5～v0可組成段字節向量sbv，它具有自動(dòng)增量功能。若需一次傳送多個(gè)段字節數據，可在每裝入一個(gè)段字節數據后便sbv自動(dòng)加2（靜態(tài)方式）或加1（雙級方式），以便裝入下一個(gè)數據；級聯(lián)時(shí)，當一片8577c裝滿(mǎn)后，sbv自動(dòng)增量，并指向硬件子地址與之相鄰的下一個(gè)8577c的sbr。sbv的值可以在111111～000000之間循環(huán)滾動(dòng)。

●段字節寄存器sbr
　　
八個(gè)sbr可分成兩組，地址為偶數的一組稱(chēng)為a體，奇數組稱(chēng)為b體。在靜態(tài)方式下，要么顯示a體數據，要么顯示b體數據?？梢酝ㄟ^(guò)改變bank位的值來(lái)切換顯示內容。在雙極方式下，八個(gè)sbr將同時(shí)使用，這時(shí)bank為不關(guān)心碼，a體對應于bp1，b體對應于bp2。

c．總線(xiàn)操作
　　
pcf8577c的總線(xiàn)操作包括從地址和硬件子地址，其中從地址固定為0111010，共七位，是i2c總線(xiàn)委員會(huì )分配的。此外，還有三位硬件子地址（a2a1a0）待設定。若應用系統中有多片8577c，則需分別設定不同的硬件子地址來(lái)加以區別。選中8577c指的是它的從地址和硬件子地址都被選中。

其中：起始信號s之后的第一個(gè)字節中的最低位是方向位，因8577c只能接收數據，所以該位必須為0；其余七位是從地址。若系統含多片8577c，則每片都會(huì )對第一和第二字節作出應答；而段數據字節后的應答信號僅由被選中的芯片產(chǎn)生。數據字節可連續多個(gè)。如果僅改變bank值，而不改變sbr中的內容，則應在控制字節的應答位之后發(fā)送停止信號p，這時(shí)被選中的芯片將更新bank。

2．3 顯示電路設計
　　
利用p87lpc764擴展lcd的接口電路如圖3所示。該電路采用靜態(tài)驅動(dòng)方式，由p87lpc764單片機訪(fǎng)問(wèn)8片8577c以組成最大級聯(lián)系統。每片8577c可驅動(dòng)32段lcd，因此，共可擴展256段lcd。而在級聯(lián)應用時(shí)，只由第一級構成振蕩器，以輸出背極信號，并對后級進(jìn)行同步。

3 軟件設計
　　
該應用電路是一個(gè)單主i2c總線(xiàn)系統，數據傳送操作只有主發(fā)送方式，因而在編程過(guò)程中沒(méi)有檢測總線(xiàn)錯誤。數據發(fā)送時(shí)，每發(fā)送1個(gè)字節，都應檢測應答信號，如無(wú)應答信號，建立標志位f0以重發(fā)數據。該電路采用靜態(tài)方式，顯示為a體數據。

如果程序中的顯示緩沖區30h到7fh單元用來(lái)存放字形碼，則該i2c總線(xiàn)顯示電路的程序清單如下：

4 結束語(yǔ)
　　
本文介紹了i2c總線(xiàn)系統中利用典型的lcd驅動(dòng)控制器件pcf8577c擴展lcd顯示器的電路及程序設計。參考本文思路，也可實(shí)現動(dòng)態(tài)lcd顯示器的擴展。該方法在i2c總線(xiàn)系統中進(jìn)行人機接口電路設計時(shí)具有較好的參考價(jià)值。