65nm Virtex-5 FPGA工藝

半導體工業(yè)的最主要特征是工藝不斷進(jìn)步，平均每隔幾年就要升級一次，帶動(dòng)功耗和成本不斷下降，性能不斷提升。從180nm到130nm，再到90nm、65nm和45nm，這些略顯枯燥的數字使我們的生活正在加速進(jìn)入充斥各種電子器件的數字時(shí)代。

　　在新的工藝節點(diǎn)上，當可編程邏輯，邏輯器件，也就是CPLD和FPGA廠(chǎng)商一次又一次在不久的將來(lái)65nm領(lǐng)域把電子設計行業(yè)專(zhuān)家和電子社群共同推出的榮譽(yù)帶回他們的總部的時(shí)候，我們不得不再次思索65nm究竟給這個(gè)行業(yè)帶來(lái)的是什么樣的變化，可編程邏輯解決方案為什么從以前的配角不斷地成為行業(yè)的熱點(diǎn)。

　　眾所周知，通信、儀器、工業(yè)、軍工、航天等許多市場(chǎng)具有小批量、多品種的特點(diǎn)，如果投入大量資源開(kāi)發(fā)一顆專(zhuān)用的芯片，經(jīng)濟上是非常不劃算的。另外，越來(lái)越多的企業(yè)意識到差異化的快速靈活生產(chǎn)才是生存和發(fā)展之道，但卻是高昂的芯片設計和制造成本卻阻礙了技術(shù)的創(chuàng )新。還好有FPGA，工程師可以用FPGA實(shí)現所需的功能和算法，這樣他們就不必受限于某種產(chǎn)品或某家廠(chǎng)商，而僅僅受限于他們的創(chuàng )造性思維。

　　FPGA要與其它類(lèi)型的器件競爭，必須滿(mǎn)足低成本、低功耗、高性能的要求，采用先進(jìn)工藝是最直接有效的辦法了。同時(shí)，由于FPGA芯片是一次研發(fā)投入，就可以用軟件編程的方式反復利用，讓眾多的客戶(hù)來(lái)分擔研發(fā)成本。因而FPGA廠(chǎng)商在采用先進(jìn)工藝上可謂不遺余力。從130nm、90nm到65nm，每一次新的工藝制程的推進(jìn)，都離不開(kāi)他們的身影。

　　比如賽靈思的65nmVirtex-5,作為可編程領(lǐng)域最早推出且是目前唯一量產(chǎn)的65nm器件，就很具有相當的代表性。 宣稱(chēng)“Innovation in the Heart”的賽靈思在新的65nmVirtex-5上， 采用了先進(jìn)的3層不同厚度的氧化層技術(shù)降低漏電和靜電，通過(guò)1.0V的內核電壓和應變硅技術(shù)實(shí)現了更低的動(dòng)態(tài)功耗并提升性能，用12層銅技術(shù)降低電容電壓以及鎳硅化物自動(dòng)對準技術(shù)提升性能等。此外，Virtex-5還采用ASMBL架構和Express Fabric，并內置了溫度與電壓傳感器等技術(shù)，與前代90nm FPGA相比，速度平均提高30%，容量增加65%，動(dòng)態(tài)功耗降低35%，靜態(tài)功耗不變，芯片面積減小了45%。Virtex-5具有6個(gè)獨立輸入的查找表(LUT)和新型對角互連結構，減少了邏輯層次，改進(jìn)了構造塊之間的信號互連，使邏輯性能比上一代Virtex-4平均提高30%。賽靈思亞太區Virtex解決方案高級市場(chǎng)經(jīng)理鄒志雄透露，65nm Virtex的價(jià)格有望比90nm器件下降20%～30%。

　　利用ExpressFabric架構的6輸入查找表，實(shí)現64位分布式RAM時(shí)，只需用一個(gè)邏輯單元，而以往的4輸入查找表則需要4個(gè)邏輯單元。

　　系統設計師當然喜歡高性能，可絕對討厭高功耗，如何在降低功耗的同時(shí)不犧牲速度和性能也是很大的挑戰。廠(chǎng)商為降低功耗，通常會(huì )采用較低的內核電壓，但內核電壓下降會(huì )犧牲速度，如內核電壓從1.1V下降到0.9V，速度將會(huì )降低17%。鄒志雄解釋道，Virtex-5通過(guò)擴大硅分子間距，在采用1.0V電壓時(shí)并沒(méi)有增加漏電流，也沒(méi)有犧牲速度與性能，在性能和功耗之間取得了很好的平衡。

　　高速信號處理與串行傳輸

　　手機是數字式的，家電是智能的，高清電視可以?huà)靿ι狭?，我們身邊可以找到的純模擬信號的產(chǎn)品日漸稀少，所有的產(chǎn)品一定要粘上數字兩個(gè)字才夠時(shí)髦。數字世界的核心要義是實(shí)現數字信號的處理，包括變換、濾波、編解碼等操作，可以用MCU、DSP、FPGA、硬連線(xiàn)邏輯等多種方式來(lái)實(shí)現。硬連線(xiàn)邏輯的處理效率最好，但靈活性最差，開(kāi)發(fā)十分復雜，只能適應一種媒體格式和固定的操作，無(wú)法滿(mǎn)足支持多種媒體格式的要求，基本上已被淘汰。MCU的強項是控制，對數字信號處理的能力有限，對數據量有限的應用還可以應付。從名字上就可以知道，DSP最適合數字信號處理，如語(yǔ)音、視頻、圖像，而且DSP的架構相對精簡(jiǎn)，易于提高時(shí)鐘頻率。DSP的性能受很多固定硬件架構的限制，如總線(xiàn)性能瓶頸、固定數量的乘法累加(MAC)模塊、固定存儲器、固定硬件加速模塊和固定數據帶寬等。因此DSP的這種固定硬件架構對于許多要求定制DSP功能實(shí)現的應用來(lái)說(shuō)并不適用。FPGA最大的優(yōu)勢是并行處理，在同一時(shí)間能處理大量不同的任務(wù)，因而在涉及到復雜計算時(shí)可把DSP的一些任務(wù)卸載到FPGA中處理。

　　隨著(zhù)電信網(wǎng)、廣播電視網(wǎng)和計算機通信網(wǎng)的相互滲透、互相兼容，并逐步整合成為統一的信息通信網(wǎng)絡(luò )，對計算處理能力的要求越來(lái)越高，這時(shí)僅靠DSP又難以承擔，常采用DSP+FPGA的方式實(shí)現系統邏輯復用及合并、實(shí)現新外設或總線(xiàn)接口以及信號處理鏈中的性能加速。

　　FPGA本身的處理性能在不斷提高，在很多應用中大有取代DSP之勢，尤其是在一些標準不斷演進(jìn)的通信系統中。FPGA可配置DSP片段來(lái)實(shí)現復用器、計數器、乘法累加器、加法器和很多其它功能，這些都不需要占用邏輯結構資源。FPGA還具有高的片上存儲器帶寬、大量I/O帶寬以及高度的靈活性，可以在更低的功耗下提供高性能的可編程DSP功能，同時(shí)還能降低系統成本和減小電路板面積。系統設計師可以用一片或幾片FPGA開(kāi)發(fā)出一塊原本要數十塊DSP和可能多塊電路板才能實(shí)現的電路板。因為FPGA支持在相同封裝內的縱向移植，因此只需要更換不同規格的器件，就可以在同一個(gè)電路板設計上實(shí)現從低端到高端的功能。特別是對那些處理高速數據的多通道應用，FPGA可實(shí)現每時(shí)鐘周期數百浮點(diǎn)乘法，這比最快的DSP快數倍。

　　以Virtex-5 SXT FPGA為例，該器件增強的DSP邏輯片(DSP48E)包括一個(gè)25x18位乘法器、一個(gè)48位第二級累加和算法運算單元以及一個(gè)可擴展到96位的48位輸出。更寬的數據路徑和輸出可支持更廣泛的動(dòng)態(tài)范圍和更高的精度，同時(shí)還優(yōu)化了對單精度浮點(diǎn)運算的支持，而所消耗的資源只有90nm FPGA的一半。DSP48E邏輯片還包括了集成的層級路由，支持550MHz全速下的并行處理，利用640個(gè)DSP48E塊可提供352GMAC的處理能力。其它功能還包括一個(gè)獨立的C寄存器和一個(gè)擴展的第二級，這個(gè)第二級支持SIMD運算和模式檢測，能夠更高效地完成DSP實(shí)現。Virtex-5的DSP48E邏輯片可實(shí)現各種加速算法，可實(shí)現DSP功能的更高程度的集成，比以前Virtex器件的功耗更低。

　　FPGA還具有MCU和DSP所不具有的特性，那就是高速的硬件加密功能。由于FPGA是并行架構，可以同時(shí)對許多位數據進(jìn)行加密。Virtex-5支持AES加密，基于軟件的比特流加密和片上比特流解密邏輯使用了專(zhuān)用存儲器來(lái)存儲256位加密鑰。

　　ML506入門(mén)級DSP開(kāi)發(fā)板

　　目前電子行業(yè)的一個(gè)熱門(mén)話(huà)題是串行通信，主要是由于串行通信能夠避免并行通信中的信號間串擾問(wèn)題，可以實(shí)現非常高的通信速率，如SATA 2的傳輸速率高達300MB/s，PCI Express 2.0的速度可達到500MB/s。

　　65nm的先進(jìn)工藝使晶體管的開(kāi)關(guān)速度更快，從而支持更高的傳輸速率。Virtex-5系列中的SXT平臺有16個(gè)低功耗3.2Gbps RocketIO串行收發(fā)器，該串行收發(fā)器支持CPRI/OBSAI、HD/SDI、Serial RapidIO、PCI Express以及千兆位以太網(wǎng)等標準協(xié)議。內建的協(xié)議模塊和接口直接提供對PCI Express和千兆位以太網(wǎng)的支持。

　　Virtex-5 LXT FPGA整合了串行收發(fā)器、內置式PCI Express端點(diǎn)模塊和以太網(wǎng)媒體訪(fǎng)問(wèn)控制器模塊，PCI Express端口已通過(guò)了PCI SIG V1.1版測試。Virtex-5的收發(fā)器具有先進(jìn)的發(fā)射和接收均衡性能，還有預加重、自適應抖動(dòng)等功能，能實(shí)現出色的信號完整性，使眼圖的張開(kāi)度最大化。用戶(hù)還可以利用開(kāi)發(fā)和調試工具、設計套件、IP、特性報告等快速構建標準兼容型串行接口。

　　商業(yè)和技術(shù)開(kāi)發(fā)模式的轉變

　　在2005年90nm工藝大規模應用的時(shí)候，有眾多的公司宣布采用90nm工藝量產(chǎn)其產(chǎn)品，這些公司包括Intel、AMD、TI、NXP、Freescale、IBM、ATI、NEC、三星和賽靈思，而現在，僅有Intel、AMD、IBM、三星、Nvidia和賽靈思等幾家公司宣布采用65nm工藝進(jìn)行量產(chǎn)了。

　　盡管人們熱衷于談?wù)摴に嚦叽绲膯?wèn)題，但實(shí)際投產(chǎn)的65nm芯片設計的數量遠比想像得少，原因很簡(jiǎn)單，不劃算。雖然工藝每升級一次，就能使晶圓的制造成本降低一半，卻會(huì )使芯片的開(kāi)發(fā)成本上升2倍、3倍甚至更多，而且是呈指數上升的。如65nm芯片的開(kāi)模費高達400萬(wàn)美元，而45nm芯片的開(kāi)模費更會(huì )達到900萬(wàn)美元。相比于開(kāi)模費，更先進(jìn)工藝的研發(fā)費用更會(huì )高得讓人咋舌，設計一款45nm的芯片可能要燒掉2～5億美元。別說(shuō)是ASIC廠(chǎng)商，就是ASSP廠(chǎng)商可能都無(wú)力負擔這筆巨額開(kāi)支，這也是半導體業(yè)界的聯(lián)合設計、聯(lián)合研發(fā)日漸增多的緣由。只有那些能在眾多客戶(hù)和設計間分攤成本的芯片企業(yè)才能承擔越來(lái)越昂貴的芯片制造和設計費用?？梢灶A見(jiàn)的是，未來(lái)采用45nm、32nm甚至22nm的廠(chǎng)商名單只會(huì )越來(lái)越短，最先進(jìn)工藝的IC設計只能是少數大佬們的對手戲了。

　　而這對FPGA廠(chǎng)商來(lái)說(shuō)則是一種優(yōu)勢。鄒志雄解釋道，可編程器件，由于其工藝特點(diǎn)和商業(yè)模式，實(shí)際上是讓眾多的客戶(hù)和FPGA廠(chǎng)商一起來(lái)承擔這些巨額的研發(fā)費用。例如賽靈思有2萬(wàn)多客戶(hù)，大家共同分攤45nm的2億美元成本，這樣實(shí)際上每個(gè)公司僅需承擔1萬(wàn)美元，無(wú)疑就分擔了風(fēng)險。無(wú)晶圓代工模式就是由賽靈思率先發(fā)起的，這種分擔技術(shù)風(fēng)險的商業(yè)模式使FPGA的發(fā)展前景極為廣闊。

　　在一些出貨量極大的市場(chǎng)上，65nm的FPGA在成本上與90nm、130nm的ASIC/ASSP芯片并沒(méi)有優(yōu)勢。如果FPGA的工藝能進(jìn)入到32nm以下，老工藝的ASIC/ASSP芯片在成本上就會(huì )落得下風(fēng)。再考慮到芯片開(kāi)發(fā)的風(fēng)險和成本，以及未來(lái)市場(chǎng)的不確定性，ASIC/ASSP的設計會(huì )逐漸減少，系統廠(chǎng)商必須求助于FPGA來(lái)完成設計，一些傳統的IC設計業(yè)也可能讓位基于FPGA的系統設計。

　　目前，可編程解決方案供應商在積極與代工伙伴一起在研發(fā)45nm的FPGA，32nm和22nm的FPGA也在計劃當中。未來(lái)的FPGA還可以將閃存、嵌入式處理器等其他器件整合進(jìn)來(lái)，實(shí)現混合工藝與混合電壓，讓FPGA變成一塊“虛擬母板”，工程師可以直接進(jìn)行混合信號的設計。換句話(huà)說(shuō)，系統廠(chǎng)商不必再等IC供應商設計出所需的芯片，它們完全可以在FPGA上實(shí)現完整的系統功能。傳統的電子系統開(kāi)發(fā)模式在工藝不斷進(jìn)步的FPGA的力推下可能遭到徹底顛覆。

　　量產(chǎn)是信心的符號

　　自2006年5月15日推出65nm Virtex-5 FPGA平臺以來(lái)，賽靈思公司已向市場(chǎng)發(fā)售了基于三款平臺(LX、LXT和SXT)的13種器件。其中兩款LX50和LX50T目前可量產(chǎn)供貨，其它型號很快就可進(jìn)入量產(chǎn)。

　　在從推出樣片到量產(chǎn)的一年里，賽靈思在高低溫測試、ESD保護以及開(kāi)發(fā)工具、參考設計等方面做了大量工作。鄒志雄特別強調：“量產(chǎn)的FPGA意味著(zhù)客戶(hù)現在可以放心地大量采用65nm FPGA進(jìn)行整機產(chǎn)品制造。嚴格的內部工藝流程控制以及與代工廠(chǎng)合作伙伴的密切協(xié)作，使65nm工藝的良率達到了令人滿(mǎn)意的程度?！睘榱俗?xiě)迷O計工程師更方便、快捷地開(kāi)發(fā)基于Virtex-5的設計，賽靈思對軟件和整體解決方案進(jìn)行了多優(yōu)化，提供免費的設計工具、針對應用而優(yōu)化過(guò)的協(xié)議開(kāi)發(fā)套件、通用開(kāi)發(fā)板以及參考設計。

　　此外，賽靈思采用雙代工廠(chǎng)策略以確保供應穩定性。UMC和東芝均通過(guò)了嚴格的認定流程和NPI(新產(chǎn)品引入)評估。NPI評估包括工藝評估(缺陷密度、線(xiàn)產(chǎn)量、周期以及量產(chǎn)關(guān)鍵要素等)、驗證和特性評估、量產(chǎn)合作認定評估(內容部量產(chǎn)合格認定結果和量產(chǎn)計劃)、封裝/組裝評估、最終測量產(chǎn)量和故障覆蓋評估以及物流和產(chǎn)品計劃評估等，從而為順利量產(chǎn)打下了良好的基礎。雙代工廠(chǎng)的策略也有助于實(shí)現產(chǎn)能擴張，在一家代工廠(chǎng)出現產(chǎn)能瓶頸的時(shí)候，可以利用另一家代工廠(chǎng)的富裕產(chǎn)能滿(mǎn)足市場(chǎng)的需求。雙代工廠(chǎng)的潛在風(fēng)險是兩家代工廠(chǎng)的工藝不會(huì )完全一致，不過(guò)這可以通過(guò)嚴格的測試和驗證來(lái)解決，保證客戶(hù)拿到的最終產(chǎn)品的性能參數在容差范圍內。

　　“時(shí)機即是商機?！痹诹慨a(chǎn)時(shí)間上已經(jīng)足足領(lǐng)先最接近競爭對手一年半時(shí)間的賽靈思公司，正以“獨一無(wú)二”的氣勢吸引著(zhù)致力于差異化和行業(yè)領(lǐng)先地位的高端擁護。 而與此同時(shí)，對于采用65nm解決方案的客戶(hù)來(lái)說(shuō)，也意味著(zhù)客戶(hù)能有更多的利潤和更大的成功機會(huì )。要知道，提前一年搶占市場(chǎng)也許就會(huì )使后來(lái)者徹底出局。