功放線(xiàn)性化實(shí)現方法

　　當采用DPD系統時(shí)，上變頻器之后的濾波器頻率響應必須足夠寬，以適應有用信號加上功放預失真要求的帶寬擴展。遺憾的是，由數模轉換器(DAC)、上變頻器等產(chǎn)生的位于濾波器通帶內的任何噪聲也將被功放所放大。在大多數應用中，消除落在接收頻帶內噪聲的唯一方法是在功放輸出端做文章。這要求所用濾波器的尺寸、成本和插入損耗隨設計要求而改變。為了滿(mǎn)足更加嚴格的抑制要求，濾波器成本也可能增加。由于這種濾波器而增加的任何插損都將降低效率，并要求功放得到更強的驅動(dòng)才能在天線(xiàn)端取得原始設計要求的相同輸出功率。因此，濾波器在一定程度上會(huì )負面影響通過(guò)使用DPD取得的好處。取而代之的是使用更低噪聲的DAC和上變頻器，盡量減少對功放后濾波器的需求，但與較高噪聲的器件相比，成本和功耗會(huì )較高。

　　需要注意的是，功耗估算是基于集成的DPD/DSP特殊應用集成電路(ASIC)和外部模數轉換器(ADC)、DAC、下變頻器、時(shí)鐘發(fā)生器和功率檢測器。功耗估算不包括數字上變頻器(DUC)、振幅因數減少(CFR)電路和功放，因為它們同時(shí)存在于DPD和RFPD實(shí)現中。

　　借助獨立的RFIN/RFOUT架構和自適應射頻預失真技術(shù)，Scintera公司的一體化方法允許只在需要的點(diǎn)位--在功放輸入端注入校正信號。這種實(shí)現的好處見(jiàn)圖6.時(shí)鐘發(fā)生器、重構濾波器和上變頻器的要求都有所放寬，同時(shí)從數字基帶一直到功放的發(fā)射機鏈中的所有元件都可以工作在1倍信號帶寬。不過(guò)，線(xiàn)性化器可以工作在超過(guò)5倍的信號帶寬條件下，不會(huì )犧牲任何系統設計或功耗性能，因為最新殘留互調產(chǎn)物可以被輕松濾除。SC1889/69總的預失真帶寬約為250MHz,支持補償即時(shí)帶寬(有用信號)為20MHz時(shí)的11階互調失真，或即時(shí)帶寬為50MHz時(shí)的5階互調失真。另外，基于RFPD的系統在功放前只需要一個(gè)窄帶濾波器，從而放寬了DAC和上變頻器的噪聲要求，避免在功放輸出端使用高價(jià)的濾波電路。雖然RFPD實(shí)現沒(méi)有要求，但SC1889/69 RFPAL還是集成了完整的RFFB反饋路徑，因而極大地簡(jiǎn)化了總體系統設計，并將受帶寬擴展影響的有源元件限制為僅功放和線(xiàn)性化器件。這些好處導致非常低的功耗，以及相當簡(jiǎn)化的、更低成本的發(fā)射器和基帶架構。

　　圖6:這是與圖5類(lèi)似的模塊圖，但使用了Scintera RFPD,用于演示總體系統功耗的節省。

　　在本文所給的例子中，RFPD實(shí)現的功耗比DPD實(shí)現少4W.雖然在宏蜂窩設計中這種功耗差別不太重要，但在微蜂窩、毫微蜂窩和企業(yè)毫微微蜂窩設計中，基于RFPD的設計所具有的更低功耗、更低系統成本和更小外形封裝是重要因素。SC1889/69 SoC還包含許多可選功能，例如為前向和反射功率提供測量功能，用于監視溫度和頻譜掩模條件的功能等，這些功能可進(jìn)一步簡(jiǎn)化系統實(shí)現。

　　Scintera公司的射頻功放線(xiàn)性化方法是將一部分預失真算法從數字域重新分配到模擬/射頻域。圖7中的幾乎整個(gè)校正處理器模塊都是使用射頻/模擬電路(包括圖8a所示的部分)實(shí)現的，因此與等效的數字實(shí)現方案相比，這種方法具有非常低的功耗、寬帶寬性能和緊湊電路結構。

　　圖7:該圖顯示了Scintera SC1889/69 RFPAL芯片內部的基本功能模塊。