PCB抄板之PROTEL到ALLEGRO的轉換技術(shù)

PCB抄板之PROTEL到ALLEGRO的轉換技術(shù)1

　1． PROTEL 原理圖到Cadence Design Systems, Inc. Capture CIS

　　在Protel原理圖的轉化上我們可以利用Protel DXP SP2的新功能來(lái)實(shí)現。通過(guò)這一功能我們可以直接將Protel的原理圖轉化到Capture CIS中。

　　這里，我們僅提出幾點(diǎn)通過(guò)實(shí)踐總結出來(lái)的注意事項。

　　1) Protel DXP在輸出Capture DSN文件的時(shí)候，沒(méi)有輸出封裝信息，在Capture中我們會(huì )看到所以元件的PCB Footprint屬性都是空的。這就需要我們手工為元件添加封裝信息，這也是整個(gè)轉化過(guò)程中最耗時(shí)的工作。在添加封裝信息時(shí)要注意保持與Protel PCB設計中的封裝一致性，以及Cadence在封裝命名上的限制。例如一個(gè)電阻，在Protel中的封裝為AXIAL0.4，在后面介紹的封裝庫的轉化中，將被修改為AXIAL04，這是由于Cadence不允許封裝名中出現“.”；再比如DB9接插件的封裝在Protel中為DB9RA/F，將會(huì )被改為DB9RAF。因此我們在Capture中給元件添加封裝信息時(shí)，要考慮到這些命名的改變。

　　2) 一些器件的隱藏管腳或管腳號在轉化過(guò)程中會(huì )丟失，需要在Capture中使用庫編輯的方法添加上來(lái)。通常易丟失管腳號的器件時(shí)電阻電容等離散器件。

　　3) 在層次化設計中，模塊之間連接的總線(xiàn)需要在Capture中命名。即使在Protel中已經(jīng)在父設計中對這樣的總線(xiàn)命名了，還是要在Capture中重新來(lái)過(guò)，以確保連接。

　　4) 對于一個(gè)封裝中有多個(gè)部分的器件，要注意修改其位號。例如一個(gè)74ls00，在protel中使用其中的兩個(gè)門(mén)，位號為U8A，U8B。這樣的信息在轉化中會(huì )丟失，需要重新添加。

　　基本上注意到上述幾點(diǎn)，借助Protel DXP，我們就可以將Protel的原理圖轉化到Capture中。進(jìn)一步推廣，這也為現有的Protel原理圖符號庫轉化到Capture提供了一個(gè)途徑。

　　2． Protel 封裝庫的轉化

　　長(cháng)期使用Protel作PCB設計，我們總會(huì )積累一個(gè)龐大的經(jīng)過(guò)實(shí)踐檢驗的Protel封裝庫，當設計平臺轉換時(shí)，如何保留這個(gè)封裝庫總是令人頭痛。這里，我們將使用Orcad Layout，和免費的Cadence工具Layout2ALLEGRO來(lái)完成這項工作。

　　1) 在Protel中將PCB封裝放置到一張空的PCB中，并將這個(gè)PCB文件用Protel PCB 2.8 ASCII的格式輸出出來(lái)；

　　2) 使用Orcad Layout導入這個(gè)Protel PCB 2.8 ASCII文件；

　　3) 使用Layout2allegro將生成的Layout MAX文件轉化為Allegro的BRD文件；

　　4) 接下來(lái)，我們使用Allegro的Export功能將封裝庫，焊盤(pán)庫輸出出來(lái)，就完成了Protel封裝庫到Allegro轉化。

　　3． Protel PCB到Allegro的轉化

　　有了前面兩步的基礎，我們就可以進(jìn)行Protel PCB到Allegro的轉化了。這個(gè)轉化過(guò)程更確切的說(shuō)是一個(gè)設計重現過(guò)程，我們將在A(yíng)llegro中重現Protel PCB的布局和布線(xiàn)。