ISA總線(xiàn)和Futurebus+總線(xiàn)

ISA總線(xiàn)
1． ISA總線(xiàn)的信號和 I／O端口地址
為了利用市場(chǎng)上豐富的各類(lèi)中、低速適配卡，如聲卡、CD－ROM適配器、以太網(wǎng)卡等，一些微型機如Pentium機主板上保留有ISA總線(xiàn)的插槽。ISA總線(xiàn)此時(shí)連接中、低速1／O設備，由PCI／ISA橋芯片提供對ISA總線(xiàn)的全面控制邏輯，包括中斷和DMA控制。ISA總線(xiàn)的時(shí)鐘頻率典型值為8 33MHZ。
ISA總線(xiàn)的每個(gè)插槽由一個(gè)長(cháng)槽和一個(gè)短槽組成。長(cháng)槽每列有31個(gè)引腳，編號為A1－A31和BI－B31；短槽每列有18個(gè)引腳，編號為C1－C18和D1－D18。ISA槽上的引腳信號定義如表6.4所示。

表 ISA總線(xiàn)插槽上的引腳信號

A1-I/O CHKIB27T/CO
A2-A9SD7-SD0I/OB28BALEO
A10I/O CHRDYIB29+5V電源
A11AENOB30OSCO
A12-A31SA19-SA0I/OB31GNDI/O
B1GND電源C2-C8LA23-LA17I/O
B2RESET DRVOC9-MEMRI/O
B3+5V電源C10-MEMWI/O
B4IRQ91C11-C18SD8-SD15I/O
B5-5V電源D1-MEMCS16I
B6DRQ2ID2-I/0SS16I
B7-12V電源D3IRQ10I
B8-0WSID4IRQ11I
B9+12V電源D5IRQ12I
B10GND電源D6IRQ15I
B11-SMEMWOD7IRQ14I
B12-SMEMROD8-DACK0O
B13-IOWI/OD9DRQ0I
B14-IORI/OD10-DACK5O
B15-DACK3OD11DRQ5II
B16DRQ3ID12-DACK6O
B17-DACK1OD13DRQ6I
B18DRQ1ID14-DACK7O
B19-REFRESHI/OD15DRQ7I
B20SYSCLKOD16+5V電源
B21-B25IRQ7-IRQ3ID17-MASTERI
B26-DACK2OD18GND電源

表 ISA總線(xiàn)I/O端口地址的典型使用

I/O口地址
（16進(jìn)制）設備（系統板上的外圍電路）I/O口地址（16進(jìn)制）設備（系統板上的外圍電路）

計算機工業(yè)界提出了一個(gè)新概念：即插即用，簡(jiǎn)稱(chēng)PnP。就是說(shuō)，新設備應只需簡(jiǎn)單的插入即可開(kāi)始運行，不需要用戶(hù)去撥動(dòng)開(kāi)關(guān)、插拔跳線(xiàn)以及復雜的安裝軟件來(lái)調整和重新配置系統。這意味著(zhù)重新配置行為是自動(dòng)完成的，并且對用戶(hù)是透明的。
為此，Intel和Microsoft聯(lián)手提出了一個(gè)即插即用ISA規范，該規范定義了ISA總線(xiàn)適配器卡最小實(shí)現功能集。它包括卡控制寄存器、邏輯控制寄存器和邏輯設備配置寄存器等一組寄存器，并定義了一初始化關(guān)鍵字序列和一個(gè)分離協(xié)議。以次，在PnP的BIOS或操作系統的支持下，能夠讀取這種新型ISA適配器卡的配置參數，也可以進(jìn)行重新配置。
PnP ISA規范還不能做到識別什么樣的適配器卡插在那個(gè)槽的地理位置，但它已能讀取和從新配置這種PnP卡的配置信息。而且它允許PnP ISA適配卡與老式的ISA總線(xiàn)是配卡共存于系統中。

Futurebus+總線(xiàn)
正在發(fā)展的Futurebus+總線(xiàn)標準是VME國際貿易協(xié)會(huì )、IEFE微處理機標準委員會(huì )等團體以及來(lái)自公司、大學(xué)的專(zhuān)家們協(xié)作下開(kāi)發(fā)的。其目標是開(kāi)發(fā)一種真正開(kāi)放的總線(xiàn)標準，使它能支持64位地址空間，64位、128位、256位數據傳輸，為下一代的多處理機系統提供一個(gè)穩定的平臺。
Futurebus+的重要意義在于，它很可能取代當前微處理機的總線(xiàn)策略。盡管當前高檔PC、服務(wù)器中尚未使用這一總線(xiàn)標準，同時(shí)Intel、IBM等主要計算機廠(chǎng)商仍致力于改進(jìn)PCI總線(xiàn)性能，但作為技術(shù)發(fā)展的方向，我們應該關(guān)注Futurebus+的進(jìn)展。
Futurebus+是一個(gè)高性能的異步總線(xiàn)標準。其技術(shù)要求是：

（1）一個(gè)與結構、處理器、技術(shù)無(wú)關(guān)的開(kāi)發(fā)標準。
（2）基本上是一個(gè)異步數據定時(shí)協(xié)議。
（3）允許采用可選得源—同步式協(xié)議，用來(lái)實(shí)現高速得塊數據傳輸。
(4)支持32位或64位尋址，數據線(xiàn)的長(cháng)度動(dòng)態(tài)可變（32位、64位、128位、256位），以滿(mǎn)足不同帶寬的要求。
（5）全分布式的并行仲裁協(xié)議及集中式仲裁協(xié)議，并支持線(xiàn)路交換式和分離業(yè)務(wù)協(xié)議。
（6）提供對容錯和高可靠性系統的支持。
（7）提供對Cache共享存儲器的支持。
（8）提供一個(gè)兼容的消息傳遞定義。
Futurebus+總線(xiàn)是迄今為止最雜的總線(xiàn)標準，覆蓋了物理層和邏輯層。它既可用于CPU總線(xiàn)，也可用于高速外圍總線(xiàn)而與PCI總線(xiàn)競爭。Futurebus+和PCI都支持很高的數據傳輸率，但PCI總線(xiàn)的物理范圍較小，適合以低成本的小系統（如PC機），而Futurebus+的目標是提供靈活和寬廣的能力，以滿(mǎn)足各類(lèi)高性能系統的要求，適合于高成本的較大規模計算機系統。