基于PCI總線(xiàn)的大容量雷達數據采集系統的設計

作者：時(shí)間：2012-04-18 來(lái)源：網(wǎng)絡(luò )

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢(xún)

LOCAL總線(xiàn)存儲空間讀數據到PCI總線(xiàn)存儲空間。
　　在實(shí)際的數據采集中，我們僅用到PCITarget和DMA兩種數據傳輸模式，PCITarget用于對控制模塊中的寄存器進(jìn)行讀寫(xiě)，用于采集方式的設定，DMA用于雷達數據的采集。
3．2　信號調理模塊和模數轉換模塊
　　采用AD843構成的信號調理模塊，對輸入的雷達信號進(jìn)行隔離限幅放大。經(jīng)過(guò)調理后的雷達信號送到高速模數轉換芯片AD9042AD的模擬輸入端進(jìn)行模數轉換，模數轉換時(shí)鐘由控制模塊產(chǎn)生。AD9042AD的模擬電源由DC－DC饋電，DC－DC輸出電壓的在線(xiàn)穩定度為1．25％，滿(mǎn)足AD9042AD模擬電壓穩定度5％的要求。AD9042AD是一種高速、高性能、低功耗的12位高速模數轉換芯片；它采用兩級轉換模式，并以與CMOS兼容的模式輸出二進(jìn)制補碼，＋5V供電，內部提供采樣／保持電路以及參考電壓；它的轉換速率高達41MSPS。
3．3　FIFO模塊
　　利用DMA方式進(jìn)行數據傳輸時(shí)，接口芯片PLX9054內部用于數據緩沖的FIFO只有32 DWord大小，遠不能滿(mǎn)足高速連續大容量雷達數據采集的要求。所以，采用在LOCAL總線(xiàn)上外加FIFO的方法來(lái)增加用于數據緩沖FIFO的容量，我們采用的FIFO芯片IDT7206L12為16K×9位，所以每路要用兩片IDT7206L12來(lái)構成16K×18位（只用了16位），兩路共要用四片IDT7206 L12。
3．4　控制模塊
　　Xilinx公司的CPLD器件XC95144XL采用了最先進(jìn)的FastFlash技術(shù)，有144個(gè)宏單元，3200個(gè)門(mén)電路，并且具有在系統可編程（ISP）和信號延遲可預測特性，使得它很適合構成較復雜控制器件。在數據采集卡的開(kāi)發(fā)中，采用XC95144XL作為控制模塊?？刂颇K主要協(xié)調各個(gè)模塊的工作，完成數據采集功能?？刂颇K除了實(shí)現數據采集的控制邏輯外，還在其中實(shí)現了分頻、觸發(fā)源選擇、命令等一些控制和狀態(tài)寄存器，通過(guò)對上述寄存器的讀或寫(xiě)，進(jìn)行數據采集工作方式設定。
　　由于PLX9054的LOCAL總線(xiàn)工作在C模式，所以XC95144XL經(jīng)編程后的工作時(shí)序要滿(mǎn)足C模式的要求。我們采用VHDL邏輯輸入方式，利用Xilinx公司的配套軟件Foundation Series 2．1對XC95144XL芯片進(jìn)行編程。由于控制邏輯比較復雜，在編寫(xiě)控制模塊的VHDL程序時(shí)，采用了分層設計的設計方法。
4　配套軟件的實(shí)現
　　雷達數據的采集由數據采集卡在控制模塊的控制下自動(dòng)進(jìn)行，這就為數據存儲提供了有利條件，使主機在對PCI總線(xiàn)控制器和控制模塊中的控制寄存器進(jìn)行必要的初始化后，只進(jìn)行數據存儲工作，提高了數據實(shí)時(shí)采集與實(shí)時(shí)存儲的速度。在數據采集軟件的實(shí)現中，采用了DMA工作方式。具體工作過(guò)程為：當系統啟動(dòng)后，首先對采集卡進(jìn)行檢測，如采集卡存在則申請并分配系統資源，如內存、中斷和DMA資源等，接著(zhù)，對數據采集卡進(jìn)行工作方式的設置，并且，啟動(dòng)DMA進(jìn)行數據傳輸。在該程序中，以中斷方式進(jìn)行工作，即DMA先將采集的數據傳輸至主機內存中，當傳輸達到預定量時(shí)，采集結束，調用中斷處理程序，將內存中的數據存儲到硬盤(pán)中，生成雷達數據文件。數據采集軟件流程如圖2所示。

模擬電路文章專(zhuān)題:模擬電路基礎

上一頁(yè) 1 2 3 下一頁(yè)

新聞中心

基于PCI總線(xiàn)的大容量雷達數據采集系統的設計

評論

相關(guān)推薦

技術(shù)專(zhuān)區