硬件設計中的30個(gè)錯誤想法與原因分析

　　現象二：這些總線(xiàn)信號都用電阻拉一下，感覺(jué)放心些

　　點(diǎn) 評：信號需要上下拉的原因很多，但也不是個(gè)個(gè)都要拉。上下拉電阻拉一個(gè)單純的輸入信號，電流也就幾十微安以下，但拉一個(gè)被驅動(dòng)了的信號，其電流將達毫安 級，現在的系統常常是地址數據各32位，可能還有244/245隔離后的總線(xiàn)及其它信號，都上拉的話(huà)，幾瓦的功耗就耗在這些電阻上了(不要用8毛錢(qián)一度電 的觀(guān)念來(lái)對待這幾瓦的功耗)。

　　現象三：CPU和FPGA的這些不用的I/O口怎么處理呢?先讓它空著(zhù)吧，以后再說(shuō)

　　點(diǎn)評：不用的I/O口如果懸空的話(huà)，受外界的一點(diǎn)點(diǎn)干擾就可能成為反復振蕩的輸入信號了，而MOS器件的功耗基本取決于門(mén)電路的翻轉次數。如果把它上拉的話(huà)，每個(gè)引腳也會(huì )有微安級的電流，所以最好的辦法是設成輸出(當然外面不能接其它有驅動(dòng)的信號)

　　現象四：這款FPGA還剩這么多門(mén)用不完，可盡情發(fā)揮吧

　　點(diǎn)評：FGPA的功耗與被使用的觸發(fā)器數量及其翻轉次數成正比，所以同一型號的FPGA在不同電路不同時(shí)刻的功耗可能相差100倍。盡量減少高速翻轉的觸發(fā)器數量是降低FPGA功耗的根本方法。