基于SoPC的實(shí)時(shí)視頻處理與顯示設計

當前基于軟核處理器的圖像系統已成為研究的熱點(diǎn)，使用FPGA來(lái)構建基于片上可編程系統(SoPC)的圖像處理系統，已成為一種趨勢[1]。因此，本文采用SoPC技術(shù)，在A(yíng)ltera公司單片Cyclone系列FPGA上使用IP資源復用技術(shù)集成了NiosII軟核處理器及各種輸入輸出接口，完成了對視頻圖像的采集、預處理、存儲和顯示幾大功能。本系統對圖像進(jìn)行了灰度均衡化處理，使系統應用更廣。由于直方圖均衡能直接從已知的圖像中提取信息，不需要額外的參數說(shuō)明，所以在軍用、航空、商業(yè)等領(lǐng)域，特別是紅外圖像增強領(lǐng)域[2]有實(shí)際的意義。SoPC是Altera公司提出來(lái)的一種靈活、高效的柔性設計，不需要修改硬件[3]，就可方便地擴展和修改嵌入式視頻采集功能。同時(shí)，由于融入眾多的IP核，保證了設計的高效、快速。

　　1 系統總體結構及工作原理

　　系統框圖如圖1所示。系統上電后，Nios II軟核中的I2C控制總線(xiàn)對視頻采集模塊SAA7113H進(jìn)行配置，FPGA依靠像素時(shí)鐘和行、場(chǎng)信號同步采集SAA7113H芯片輸出的視頻信號中的灰度視頻數據，把采集到的灰度數據進(jìn)行灰度直方圖統計和灰度分布均衡化處理。Nios II軟核外部加一個(gè)延遲模塊，與灰度轉換模塊輸出的信號同步之后，視頻輸入模塊開(kāi)始工作，通過(guò)存儲控制、DMA控制器傳輸視頻信號，LCD顯示控制等模塊顯示所采集的信號。所有處理都采用流水線(xiàn)操作，大大節省了系統的處理時(shí)間。

　　2 系統硬件設計

　　2.1 視頻解碼芯片SAA7113H初始化

　　本系統中視頻解碼器的初始化配置由Nios II軟核處理器通過(guò)I2C總線(xiàn)完成，主要包括對視頻解碼器的工作模式，輸出行、場(chǎng)同步參考信號的時(shí)序關(guān)系以及輸出數字信號的格式等進(jìn)行設置。I2C總線(xiàn)是由Philips公司開(kāi)發(fā)的一種兩線(xiàn)制總線(xiàn)，由一條串行數據線(xiàn)SDA和一條串行時(shí)鐘線(xiàn)SCL組成，可以實(shí)現數據通信，完成芯片配置。首先，I2C總線(xiàn)控制器發(fā)出一個(gè)數據傳輸的起始條件：SCL信號保持高電平、而SDA信號由高電平變?yōu)榈碗娖綍r(shí)，開(kāi)始傳輸地址數據流。起始條件滿(mǎn)足后，發(fā)出一個(gè)8 bit的設備從地址，所有的外圍設備開(kāi)始響應起始條件并轉換下一個(gè)8 bit寄存器地址(7 bit地址+1 bit讀寫(xiě)位)，由高位到低位依次傳輸。外圍設備識別出傳輸地址后，在第9個(gè)時(shí)鐘脈沖(確認位)把數據線(xiàn)變?yōu)榈碗娖?，然后開(kāi)始將8 bit數據寫(xiě)入或者讀出寄存器(讀寫(xiě)位決定了數據的傳輸方向)。當時(shí)鐘線(xiàn)SCLK為高電平、而數據線(xiàn)SDA由低電平變?yōu)楦唠娖綍r(shí)，表示一次數據傳輸完成，停止I2C總線(xiàn)，等待下一次的傳輸開(kāi)始。圖2為I2C總線(xiàn)的數據傳輸時(shí)序圖。

　　從SAA7113H的4個(gè)模擬輸入端AI11、AI12、AI21、AI22輸入的視頻圖像信號，經(jīng)A/D轉換后產(chǎn)生數字色度信號和亮度信號，分別進(jìn)行亮度信號處理和色度信號處理。亮度信號處理的結果送到色度信號處理器，進(jìn)行綜合處理，產(chǎn)生YUV信號，經(jīng)格式轉化后從VPO(8位)輸出。所有這些功能均是在I2C總線(xiàn)控制下完成。SAA7113的寄存器配置通過(guò)I2C總線(xiàn)來(lái)進(jìn)行，遵從I2C總線(xiàn)協(xié)議。表1是SAA7113H寄存器的“寫(xiě)”操作格式。

　　其中，S為起始位，條件是SCL為高電平、SDA有下降沿、ACK-s為從動(dòng)設備應答位，P為終止位。在初始化過(guò)程中要注意：SAA7113H的節點(diǎn)地址(Slave Address)上電、RTS0為高電平時(shí)，其I2C寫(xiě)地址為48H，讀地址為49H；RTS0為低電平時(shí)，其I2C寫(xiě)地址為4AH，讀地址為4BH。