Δ-∑ADC(第四部分):噪聲與數據速率研究

　　請看下面圖 1 中的頻譜。假設輸出數據速率為調制器采樣頻率的一小部分(請參見(jiàn)圖 1a)，0～FD 的輸入頻率均在輸出信號頻帶中。由于噪聲水平較低，因此有效精度較高。FD 的更高頻率不但增加了轉換器的輸出數據速率，而且還降低了有效精度。雖然調制器的大部分噪聲都出現在更高頻率中，但是您獲得的有效精度仍然較低(請參見(jiàn)圖 1b)。圖 1c 就顯示了一個(gè)關(guān)于抽取比與采樣 ADC 有效精度之間關(guān)系的例子。

　　在不改變有效精度的條件下，提高輸出數據速率的一種方法就是提高調制器的采樣速率。您可以通過(guò)提高 Δ-Σ ADC 的主時(shí)鐘速率來(lái)提高這一速率。使用恒定抽取比后，采樣速率和功耗同時(shí)升高。此外，大多數轉換器都擁有采樣速率的實(shí)際極限，超過(guò)這一極限后其將無(wú)法正常地工作。抽取比和有效精度之間存在著(zhù)緊密的聯(lián)系。保持采樣速率恒定不變并保持較低的數據速率，能夠讓您獲得較高的轉換器輸出有效精度。