可編程陣列邏輯（PAL）的輸出結構及器件命名規則

　　1.PAL的輸出結構

　　可編程陣列邏輯（PAL）是一種與項可編程、或項固定結構的可編程結構，為能方便實(shí)現各種邏輯結構功能，其輸出結構通常有很多種結構，并且每種結構有一類(lèi)期間與之相對應。下面是組合邏輯電路中常用的集中輸出結構：

　　固定輸出結構

　　固定輸出結構是可編程器件中最簡(jiǎn)單的輸出結構，其輸出就是或陣列的輸出，可以實(shí)現簡(jiǎn)單的組合邏輯電路的功能，如下圖所示：

　　
圖1 固定輸出結構

　　異步I/O輸出結構

　　上面簡(jiǎn)單的固定輸出結構只能實(shí)現簡(jiǎn)單的組合邏輯功能，如果希望實(shí)現其輸出端既可以當輸入端使用，又可以作為輸入端正使用，這是上面的電路就無(wú)法實(shí)現該功能，這就需要用到異步I/O輸出結構，如下圖所示：

　　
圖2 異步I/O輸出結構

　　從圖上可以看出當其中的三態(tài)門(mén)的使能端為0時(shí)，其三態(tài)門(mén)處理高阻狀態(tài)，其內部的輸出與I/O線(xiàn)隔離，這時(shí)I/O可作為輸入來(lái)使用；而當三態(tài)門(mén)的使用能端為1時(shí)，其I/O為輸出，這時(shí)內部的邏輯功能不僅輸出端I/O端，還反饋到其內部編程矩陣，這可以實(shí)現各種須帶反饋的電路，從而減少電路的外部連接，如在RS觸發(fā)器電路及各種帶級聯(lián)的電路。

　　帶異或門(mén)的輸出

　　帶異或門(mén)的輸出端加上了一個(gè)異或門(mén)，這個(gè)異或門(mén)的加入使得電路的構成發(fā)生了變化，如果一個(gè)邏輯函數需要的與項個(gè)數非常多（如一個(gè)四輸入的函數，其與項的個(gè)數最多為16個(gè)），如果用反函數來(lái)實(shí)現時(shí)，發(fā)現其與項的個(gè)數較少（是16減去原函數的與項個(gè)數），異或門(mén)具有一個(gè)特點(diǎn)：當輸入端的一個(gè)輸入為0時(shí)，其輸出等于另一個(gè)輸入；而當輸入端中的一個(gè)固定為1時(shí)，其輸出為另一個(gè)輸入的非。這異或門(mén)的引入使得用原函數實(shí)現函數困難時(shí)可以通過(guò)反函數加以實(shí)現。

　　2.PAL器件的命名規則

　　PAL器件的命名與其輸入、輸出腳數，輸出結構有關(guān)，下圖給出了其命名規則：