DDS器件產(chǎn)生高質(zhì)量波形：簡(jiǎn)單、高效而靈活

作者：Brendan Cronin

　　摘要

　　直接數字頻率合成（DDS）技術(shù)用于產(chǎn)生和調節高質(zhì)量波形，廣泛用于醫學(xué)、工業(yè)、儀器儀表、通信、國防等眾多領(lǐng)域。本文將簡(jiǎn)要介紹該技術(shù)，說(shuō)明其優(yōu)勢和不足，考察一些應用示例，同時(shí)介紹一些有助于該技術(shù)推廣的新產(chǎn)品。

　　簡(jiǎn)介

　　許多行業(yè)中一個(gè)關(guān)鍵的需求是精確產(chǎn)生、輕松操作并快速更改不同頻率、不同類(lèi)型的波形。無(wú)論是寬帶收發(fā)器要求具有低相位噪聲和出色的無(wú)雜散動(dòng)態(tài)性能的捷變頻率源，還是工業(yè)測量和控制系統需要穩定的頻率激勵，快速、輕松、經(jīng)濟地產(chǎn)生可調波形并同時(shí)維持相位連續性的能力都是至關(guān)重要的一項設計標準，而這正是直接數字頻率合成技術(shù)的優(yōu)勢所在。

　　頻率合成的任務(wù)

　　不斷增多的頻譜擁堵，加上對功耗更低、質(zhì)量更高的測量設備的永無(wú)止境的需求，這些因素都要求使用新的頻率范圍，要求更好地利用現有頻率范圍。結果，人們尋求對頻率產(chǎn)生進(jìn)行更好的控制，多數情況下，均是借助于頻率合成器。 這些器件利用一個(gè)給定頻率， fC,來(lái)產(chǎn)生一個(gè)相關(guān)的目標頻率（和相位）， fOUT. 其一般關(guān)系可以簡(jiǎn)單地表示為：

　　fOUT= εx× fC

　　其中，比例因子εx, 有時(shí)也被稱(chēng)為歸一化頻率。

　　該等式通常利用實(shí)數逐步逼近的算法實(shí)現。當比例因子為有理數時(shí)，兩個(gè)相對質(zhì)數（輸出頻率和基準頻率）之比將諧波相關(guān)。但在多數情況下， εx 可能屬于更廣泛的實(shí)數集，逼近過(guò)程一旦處于可接受的范圍之內即會(huì )被截斷

　　直接數字頻率合成

　　頻率合成器的一種實(shí)用型實(shí)現方式是直接數字頻率合成 （DDFS）， 通常簡(jiǎn)稱(chēng)為 直接數字合成 （DDS）。 這種技術(shù)利用數字數據處理來(lái)產(chǎn)生一個(gè)頻率和相位可調的輸出，該輸出與一個(gè)固定的頻率參考或時(shí)鐘源f_C.相關(guān)。在DDS架構中，參考或系統時(shí)鐘頻率由一個(gè)比例因子分頻來(lái)產(chǎn)生所需頻率，該比例因子由二進(jìn)制調諧字可編程控制。

　　簡(jiǎn)言之，直接數字頻率合成器將一串時(shí)鐘脈沖轉換成一個(gè)模擬波形，通常為一個(gè)正弦波、三角波或方波。如圖1所示，其主要部分為：相位累加器（產(chǎn)生輸出波形相位角度的數據）， 相數轉換器，（將上述相位數據轉換為瞬時(shí)輸出幅度數據），以及數模轉換器（DAC）（將該幅度數據轉換成采樣模擬數據點(diǎn)）

圖1.DDS系統的功能框圖

　　對于正弦波輸出，相數轉換器通常為一個(gè)正弦查找表（圖2）。相位累加器以N為單位計數，并根據以下等式產(chǎn)生一個(gè)相對于fC的頻率：

　　其中：

　　M為調諧字的分辨率（24至48位）

　　N為對應于相位累加器輸出字最小增量相位變化的fC的脈沖數。

圖2.典型的DDS架構和信號路徑（帶DAC）。

　　由于更改N會(huì )立即改變輸出相位和頻率，因此，系統自身具有相位連續，特點(diǎn)，這是許多應用的關(guān)鍵屬性之一。無(wú)需環(huán)路建立時(shí)間，這與模擬系統不同，如鎖相環(huán) （PLL）。

　　DAC通常為一個(gè)高性能電路，專(zhuān)門(mén)針對DDS內核（相位累加器和相幅轉換器）而設計。多數情況下，結果形成的器件（通常為單芯片）一般稱(chēng)為純DDS或C-DDS.

　　實(shí)際的DDS器件一般集成多個(gè)寄存器，以實(shí)現不同的頻率和相位調制方案。如相位寄存器，其存儲的相位內容被加在相位累加器的輸出相位上。這樣，可以對應于一個(gè)相位調諧字延遲輸出正弦波的相位。對于通信系統相位調制應用，這非常有用。加法器電路的分辨率決定著(zhù)相位調諧字的位數，因此，也決定著(zhù)延遲的分辨率。

　　在單個(gè)器件上集成一個(gè)DDS引擎和一個(gè)DAC既有優(yōu)點(diǎn)也有缺點(diǎn)，但是，無(wú)論集成與否，都需要一個(gè)DAC來(lái)產(chǎn)生純度超高的高品質(zhì)模擬信號。DAC將數字正弦輸出轉換為一個(gè)模擬正弦波，可能是單端，也可能是差分。一些關(guān)鍵要求是低相位噪聲、優(yōu)秀的寬帶（WB）和窄帶（NB）無(wú)雜散動(dòng)態(tài)范圍 （SFDR）以及低功耗。如果是外部器件，則DAC必須足夠快以處理信號，因此，內置并行端口的器件非常常見(jiàn)。

　　DDS與其他解決方案

　　其他產(chǎn)生頻率的方法包括模擬鎖相環(huán)（PLL），時(shí)鐘發(fā)生器和利用FPGA對DAC的輸出進(jìn)行動(dòng)態(tài)編程。通過(guò)考察頻譜性能和功耗，可以對這些技術(shù)進(jìn)行簡(jiǎn)單的比較，表1以定性方式展示了比較結果

表1.DDS與競爭技術(shù)--高級比較

　　鎖相環(huán)是一種反饋環(huán)路，其組成部分為：一個(gè)相位比較器， 一個(gè)除法器和一個(gè)壓控制振蕩器 （VCO）。 相位比較器將基準頻率與輸出頻率（通常是輸出頻率的N）分頻）進(jìn)行比較。相位比較器產(chǎn)生的誤差電壓用于調節VCO,從而輸出頻率。當環(huán)路建立后，輸出將在頻率和/或相位上與參考頻率保持一種精確的關(guān)系。PLL長(cháng)期以來(lái)一直被認為是在特定頻帶范圍內要求高保真度和穩定信號的低相位噪聲和高無(wú)雜散動(dòng)態(tài)范圍 （SFDR） 應用的理想選擇。

　　由于PLL無(wú)法精確、快速地調諧頻率輸出和波形，而且響應較慢，這限制了它們對于快速跳頻和部分頻移鍵控和相移鍵控應用的適用性。

　　其他方案，包括集成DDS引擎的現場(chǎng)可編程門(mén)陣列 （FPGAs） --配合現成DAC以合成輸出正弦波--雖然可以解決PLL的跳頻問(wèn)題，但也存在自身的缺陷。主要系統缺陷包括較高的工作和接口功耗要求、成本較高、尺寸較大，而且系統開(kāi)發(fā)人員還須考慮額外的軟件、硬件和存儲器問(wèn)題。例如，利用現代FPGA中的DDS引擎選項，要產(chǎn)生動(dòng)態(tài)范圍為60 dB的10 MHz輸出信號，需要多達72 kB的存儲器空間。另外，設計師需要接受并熟悉細微權衡和DDS內核的架構從實(shí)用角度來(lái)看（見(jiàn)表2），得益于CMOS工藝和現代數字設計技術(shù)的快速發(fā)展以及DAC拓撲結構的改進(jìn)，DDS技術(shù)已經(jīng)能在廣泛的應用中實(shí)現前所未有的低功耗、頻譜性能和成本水平。雖然純DDS產(chǎn)品不可能在性能和設計靈活性上達到高端DAC技術(shù)與FPGA相結合的水平，但DDS在尺寸、功耗、成本和簡(jiǎn)單性方面的優(yōu)勢使其成為許多應用的首要選擇。

表2.基準分析小結--頻率產(chǎn)生技術(shù)（50 MHz）

　　同時(shí)需要指出，由于DDS器件從根本上來(lái)說(shuō)是用數字方法產(chǎn)生輸出波形，因此它可以簡(jiǎn)化一些解決方案的架構，或者為對波形進(jìn)行數字化編程創(chuàng )造條件。盡管通常利用正弦波來(lái)解釋DDS的功能和工作原理，但利用現代DDS IC也可以輕松產(chǎn)生三角波或方波（時(shí)鐘）輸出，由此消除了前一種情況的查找表以及后一種情況的DAC的必要性，因為集成一個(gè)簡(jiǎn)單而精確的比較器就夠了。

　　DDS的性能與限制

　　圖像和包絡(luò )：Sin（x）xx滾降

　　DAC的實(shí)際輸出不是連續的正弦波，而是帶有正弦時(shí)間包絡(luò )的一系列脈沖。對應的頻譜是一系列圖像和混疊信號。圖像沿sin（x）/x 包絡(luò )分布（見(jiàn)圖3中的|幅度|曲線(xiàn)圖）。有必要進(jìn)行濾波，以抑制目標頻帶之外的頻率，但是不能抑制通帶中出現的高階混疊（例如，因DAC非線(xiàn)性所致）

　　奈奎斯特準則 要求，每個(gè)周期至少需要兩個(gè)采樣點(diǎn)才能重建所需輸出波形。鏡像響應產(chǎn)生于采樣輸出頻率中 fCLOCK × fOUT . 在本例中，其中 fCLOCK = 25 25 MHz且fOUT = 5 MHz,第一和第二鏡頻出現在（見(jiàn)圖3）fCLOCK × fOUT , o即20 MHz和30 MHz.第三和第四鏡頻出現在45 MHz和55 MHz.注意，sin（x）/x零值出現在采樣頻率的倍數處。當fOUT 大于奈奎斯特帶寬 （1/2fCLOCK）， 時(shí)，第一鏡頻將出現于奈奎斯特帶寬之內，發(fā)生混疊（例如，15 MHz的信號將向下混疊至10 MHz）。無(wú)法用傳統的奈奎斯特抗混疊濾波器從輸出中濾掉混疊鏡頻

圖3.DDS中的Sin（x）/x滾降。

　　在典型的DDS應用中，利用一個(gè)低通濾波器來(lái)抑制輸出頻譜中鏡頻響應的影響。為了使低通濾波器的截止頻率要求保持于合理水平，并使濾波器設計保持簡(jiǎn)單，一種可行的做法是利用一個(gè)經(jīng)濟的低通輸出濾波器將fOUT 帶寬限制在fCLOCK頻率的40%左右。

　　任何給定鏡頻相對于基波的幅度可用sin（x）/x公式來(lái)計算。由于該函數隨頻率滾降，因此基本輸出的幅度將與輸出頻率成反比而降低；在DDS系統中，降低量為DC-奈奎斯特帶寬范圍的–3.92 dB.

　　第一鏡頻的幅度較大--基波的3 dB范圍內。為了簡(jiǎn)化DDS應用的濾波要求，必須制定頻率計劃，并分析鏡頻和sin（x）/x幅度響應在fOUT 和fCLOCK目標頻率下的頻譜要求。在線(xiàn)互動(dòng)設計工具 支持ADI DDS產(chǎn)品系列，可以快速、輕松地仿真鏡像頻率大小，并允許用戶(hù)選擇鏡像位于目標頻帶之外的頻率。更多有用信息，請參閱更多信息和有用的鏈接部分。

　　輸出頻譜中的其他不需要的頻率（如DAC的積分和微分線(xiàn)性誤差、與DAC相關(guān)的突波能量和時(shí)鐘饋通噪聲）不會(huì )遵循sin（x）/x滾降響應。這些不需要的頻率將以諧波和雜散能量出現在輸出頻譜中的許多地方--但其幅度一般會(huì )遠遠低于鏡頻響應。DDS器件的一般本底噪聲由基板噪聲、熱噪聲效應、接地耦合和其他信號源耦合等因素累積組合決定。DDS器件的本底噪聲、性能雜散和抖動(dòng)受到電路板布局、電源質(zhì)量以及--最重要的是--輸入參考時(shí)鐘質(zhì)量的深刻影響。

　　抖動(dòng)

　　完美時(shí)鐘源的邊沿將以精確的時(shí)間間隔發(fā)生，而該間隔永遠都不會(huì )變化。當然，這是不可能的；即使最好的振蕩器也是由不理想的元件構成，具有噪聲等缺陷。優(yōu)質(zhì)的低相位噪聲晶體振蕩器的抖動(dòng)為皮秒級，而且是從數百萬(wàn)個(gè)時(shí)鐘邊沿累積起來(lái)的。導致抖動(dòng)的因素有熱噪聲、振蕩器電路不穩定以及電源、接地和輸出連接等帶來(lái)的外部干擾等，所有這些因素都會(huì )干擾振蕩器的時(shí)序特性。另外，振蕩器受外部磁場(chǎng)或電場(chǎng)以及附近發(fā)射器的射頻干擾的影響。振蕩器電路中，一個(gè)簡(jiǎn)單的放大器、反相器或緩沖器也都會(huì )給信號帶來(lái)額外的抖動(dòng)。

　　因此，選擇一個(gè)抖動(dòng)低、邊沿陡的穩定的參考時(shí)鐘振蕩器是至關(guān)重要的。較高頻率的基準時(shí)鐘允許較大的過(guò)采樣，而且，通過(guò)分頻可以在一定程度上減輕抖動(dòng)，因為對信號進(jìn)行分頻將在更長(cháng)時(shí)期產(chǎn)生相同量的抖動(dòng)，因而可以降低信號上的抖動(dòng)的百分比。

　　噪聲--包括相位噪聲

　　采樣系統的噪聲取決于諸多因素，首要因素是參考時(shí)鐘抖動(dòng)，這種抖動(dòng)表現為基波信號上的相位噪聲。在DDS系統中，截斷相位寄存器輸出可能帶來(lái)因代碼而異的系統誤差。二進(jìn)制字不會(huì )導致截斷誤差。但對于非二進(jìn)制字，相位噪聲截斷誤差會(huì )在頻譜中產(chǎn)生雜散。雜散的頻率/幅度取決于代碼字。DAC的量化和線(xiàn)性誤差也會(huì )給系統帶來(lái)諧波噪聲。時(shí)域誤差（如欠沖/過(guò)沖和代碼錯誤）都會(huì )加重輸出信號的失真。

　　應用

　　DDS應用可以分為兩大類(lèi)：

　　要求捷變頻率源以進(jìn)行數據編碼和調制應用的通信和雷達系統

　　要求通用頻率合成功能以及可編程調諧、掃描和激勵能力的測量、工業(yè)和光學(xué)應用

　　兩種情況下，都出現了一種走向更高頻譜純度（更低的相位噪聲和更高的無(wú)雜散動(dòng)態(tài)范圍）的趨勢，同時(shí)還存在低功耗和小尺寸的要求，以適應遠程或電池供電設備的需求。

　　調制/數據編碼和同步中的DDS

　　DDS產(chǎn)品首先出現于雷達和軍事應用之中，其部分特性的發(fā)展（性能的提升、成本和尺寸等）已使DDS技術(shù)在調制和數據編碼應用中日漸盛行。本節將討論兩種數據編碼方案及其在DDS系統中的實(shí)現方式

　　二進(jìn)制頻移鍵控 （BFSK,或簡(jiǎn)稱(chēng)FSK） 最簡(jiǎn)單的數據編碼形式之一。數據的發(fā)射方式是使一個(gè)連續載波的頻率在兩個(gè)離散頻率（一為二進(jìn)制1,即傳號，一為二進(jìn)制0,即空號）之間變換。圖4所示為數據和發(fā)射信號之間的關(guān)系。

圖4.二進(jìn)制FSK調制。

　　二進(jìn)制1和0表示為兩個(gè)不同的頻率，分別為f0和f1.這種編碼方案可以輕松在DDS器件中實(shí)現。代表輸出頻率的DDS頻率調諧字被改變，以從將發(fā)射的1和0產(chǎn)生f0和f1.在A(yíng)DI純DDS產(chǎn)品系列中，至少有兩款器件AD9834 和 AD9838另見(jiàn)附錄），用戶(hù)可以簡(jiǎn)單地將兩個(gè)當前FSK頻率調諧字編程進(jìn)IC的嵌入式頻率寄存器之中。要變換輸出頻率，則須用專(zhuān)用的引腳FSELECT選擇含有相應調諧字的寄存器（見(jiàn)圖5）

圖5.利用AD9834或AD9838 DDS的調諧字選擇器實(shí)現FSK編碼。

　　相移鍵控（PSK） 是另一種簡(jiǎn)單的數據編碼形式。在PSK中，載波的頻率保持不變，通過(guò)改變發(fā)射信號的相位來(lái)傳遞信息?？梢岳枚喾N方案來(lái)實(shí)現PSK.最簡(jiǎn)單的方法通常稱(chēng)為二進(jìn)制PSK（即BPSK），只采用兩個(gè)信號相位：0°（邏輯1）和180°（邏輯0）。各位的狀態(tài)取決于前一位的狀態(tài)。如果波的相位不變，則信號狀態(tài)將保持不變（低或高）。如果波的相位改變180°，即相位反轉，則信號狀態(tài)將改變（低變?yōu)楦?，或高變?yōu)榈停?。PSK編碼可以輕松在DDS產(chǎn)品中實(shí)現，因為多數器件都有一個(gè)獨立的輸入寄存器（相位寄存器），可以加載相位值。該值被直接添加到載波的相位，而不改變其頻率。更改該寄存器的內容將調制載波的相位，結果產(chǎn)生一個(gè)PSK輸出。對于要求高速調制的應用，內置相位寄存器對的AD9834和AD9838允許其PSELECT引腳上的信號在預加載的相位寄存器之間變換，以根據需要調制載波。

　　更復雜的PSK采用四個(gè)或八個(gè)波相位。這樣，每當相位發(fā)生變化時(shí)，二進(jìn)制數據的傳輸速率將高于BPSK調制。在四相位調制 （正交 PSK），中，可能的相位角度為0°， +90°， ?90°， 和 +180°；每次相位變換可能代表兩個(gè)信號因子AD9830, AD9831, AD9832, 和 AD9835 提供四個(gè)相位寄存器，通過(guò)連續更新寄存器的不同相位偏移，可以實(shí)現復雜的相位調制方案。

　　以同步模式利用多個(gè)DDS元件實(shí)現I/Q功能

　　許多應用要求產(chǎn)生兩個(gè)或兩個(gè)以上具有已知相位關(guān)系的正弦波或方波信號。一個(gè)常見(jiàn)的例子是同相和正交調制（I/Q），在這種技術(shù)中，在0°和90°相位角度從載波頻率獲得信號信息?？梢杂孟嗤脑磿r(shí)鐘來(lái)運行兩個(gè)單獨的DDS元件，以輸出可以直接控制和操作其相位關(guān)系的信號。在圖6中，用一個(gè)基準時(shí)鐘對AD9838器件編程；相同的RESET引腳用于更新兩個(gè)器件。這樣，可以實(shí)現簡(jiǎn)單的I/Q調制

　　RESET必須在上電后以及向DDS傳輸任何數據之前初始化。結果可將DDS輸出置于已知相位，使其成為共同的參考角度，以便同步多個(gè)DDS器件。當新數據被同時(shí)送至多個(gè)DDS器件時(shí)，DDS之間可以保持相關(guān)相位關(guān)系，或者通過(guò)相位偏移寄存器可以預測性調整多個(gè)DDS之間的相對相位偏移。AD983x系列DDS產(chǎn)品擁有12位相位分辨率，有效分辨率為0.1°。

圖6.同步兩個(gè)DDS元件。

　　有關(guān)同步多個(gè)DDS器件的更多信息，請參閱應用筆記AN-605 同步多個(gè)基于DDS的頻率合成器AD9852.

　　網(wǎng)絡(luò )分析

　　電子世界中的諸多應用都需要收集和解碼來(lái)自網(wǎng)絡(luò )的數據，例如模擬測量和光學(xué)通信系統。正常情況下，系統分析要求是為了以幅度和相位已知的頻率模擬電路或系統，并分析通過(guò)系統的響應信號的特性。

　　對響應信號收集的信息用于確定關(guān)鍵系統信息。測試網(wǎng)絡(luò )的范圍（見(jiàn)圖7）可能非常寬泛，包括電纜完整性測試、生物醫學(xué)傳感和流速測量系統。無(wú)論何時(shí)，只要基本要求是產(chǎn)生基于頻率的信號并將響應信號的相位和幅度與原始信號進(jìn)行比較，或者是要通過(guò)系統激勵一系列頻率，或者要求具有不同相位關(guān)系（如具有I/Q功能的系統中）的測試信號，則可利用直接數字頻率合成IC,方便、優(yōu)雅地通過(guò)軟件以數字方式控制激勵頻率和相位。

圖7.利用頻率激勵的典型網(wǎng)絡(luò )分析架構。

　　電纜完整性/損耗測量

　　纜完整性測量是一種非介入式電纜分析方法，廣泛用于飛機布線(xiàn)、局域網(wǎng)（LAN）和電話(huà)線(xiàn)路等應用之中。確定性能的一種方式是看通過(guò)電纜時(shí)損耗了多少信號。通過(guò)注入頻率和幅度已知的信號，用戶(hù)可以在電纜遠端測量幅度和相位，由此算出電纜衰減。直流電阻和特性阻抗等參數將影響具體電纜的衰減。其結果通常表示為在整個(gè)測試頻率范圍內低于信號源的（0 dB）分貝數。目標頻率取決于電纜類(lèi)型。DDS器件因具有產(chǎn)生寬范圍頻率的能力，所以可以用作具有必要頻率分辨率的激勵。

　　流量計

　　一種相關(guān)應用是對管道中的水、其他液體和氣體進(jìn)行流量分析。一個(gè)例子是超聲流量測量，其工作原理是相移原則，如圖8所示?；径?，從有液體流動(dòng)的通道的一端發(fā)射信號，同時(shí)在另一端放置一個(gè)傳感器以測量相位響應（取決于流速）。這種技術(shù)存在多種變化。測試頻率取決于測量的物質(zhì)；一般而言，往往在一系列頻率范圍內發(fā)射輸出信號。DDS具有無(wú)縫設置和更改頻率的靈活性

圖8.超聲流量計。

　　更多信息和有用的鏈接

　　互動(dòng)式設計工具

　　它是什么？它是DDS的在線(xiàn)互動(dòng)式設計工具，是在給定參考時(shí)鐘和目標輸出頻率和/或相位時(shí)用于選擇調諧字的輔助工具。該工具的編程計算結果給出了調諧字和其他配置位，供對器件串行接口編程時(shí)使用。在應用外部重構濾波器之后，可以顯示選定參考時(shí)鐘和輸出頻率的理想輸出諧波。ADI設計工具的鏈接可以在互動(dòng)式設計工具主頁(yè)上找到AD9834設計工具即是例子之一。

　　評估套件

　　AD983x系列產(chǎn)品配備功能完善的評估套件，并配有原理圖和布局指南。借助評估套件中提供的軟件，用戶(hù)可以輕松對器件進(jìn)行編程、配置和測試（見(jiàn)圖9）

圖9.AD9838評估軟件接口。

　　附錄

　　AD9838簡(jiǎn)介：AD9838 DDS的功能框圖如圖10所示。該器件采用細線(xiàn)CMOS工藝制成，是一款超低功耗（11 mW）的純DDS.28位的頻率寄存器支持0.06 Hz頻率分辨率和16 MHz時(shí)鐘，以及0.02 Hz頻率分辨率和5 MHz時(shí)鐘。相位和頻率調制通過(guò)片內寄存器利用軟件或引腳選擇來(lái)配置。該器件具有-68 dBc寬帶和-97 dBc窄帶SFDR,工作溫度范圍為–40°C至+125°C擴展溫度范圍。器件采用小型4 mm × 4 mm、20引腳LFCSP（引腳架構芯片級）封裝。

圖10.AD9838 DDS的功能框圖。

Brendan Cronin [brendan.cronin@analog.com]是ADI核心產(chǎn)品和技術(shù)(CPT)部門(mén)的一位產(chǎn)品營(yíng)銷(xiāo)工程師。Brendan于1998年加盟ADI，在工業(yè)和汽車(chē)產(chǎn)品部門(mén)工作了六年，擔任混合信號設計工程師。Brendan目前主要研究線(xiàn)性和相關(guān)技術(shù)。.