輸作準備。地址高字節寄存器add_h數值56H通過(guò)spi_dout 傳輸給SPI Flash，當tx_bit_cnt計數到8時(shí)，狀態(tài)機進(jìn)入txadd_m狀態(tài)，傳輸地址中間字節，同理，控制器在狀態(tài)txadd_m和狀態(tài) txadd_l狀態(tài)下完成傳輸地址中間字節34H和地址低字節12H.當24位地址傳輸完畢，狀態(tài)機在等待后進(jìn)入rxdata狀態(tài)，接收從spi_din 輸入的第一字節數據01H.當rx_bit_cnt計數到8時(shí)，控制器完成第1字節數據的接收，rx_data顯示為01H，狀態(tài)機狀態(tài)轉換為wait8 狀態(tài)，等待用戶(hù)設定{sel，addr，wr}以接收第2字節。當用戶(hù)設定{sel，addr，wr}為10000b時(shí)，狀態(tài)機再次進(jìn)入rxdata狀態(tài)，接收從spi_din輸入的第2字節數據02H，同時(shí)rx_ready被拉低，rx_empty被拉高，rd_data被拉高，表示將要讀出新輸入的數據。當rx_bit_cnt計數到8時(shí)，第2字節數據接收完畢，rx_ready被拉高，rx_empty為低，rd_data顯示新接收的字節數據 02H，狀態(tài)機經(jīng)等待后重新進(jìn)入wait8狀態(tài)，等待用戶(hù)再次設定{sel，addr，wr}值，接收第3字節數據值，同理，可讀出SPI Flash內部所有數據。 當狀態(tài)機處于wait8狀態(tài)而用戶(hù)想退出讀數據操作時(shí)，可向控制器輸入NOP指令強制結束當前讀數據操作。狀態(tài)機在接收到NOP指令后將進(jìn)入clr_cmd狀態(tài)和idle空閑態(tài)，等待下一條指令的到來(lái)。當讀數據操作還沒(méi)結束時(shí)，busy將一直置高。
5.結語(yǔ)
目前SPI Flash控制器IP核已經(jīng)在XUPV5-LX110T FPGA開(kāi)發(fā)板上通過(guò)硬件測試，并且將作為功能模塊應用于SOC芯片設計。實(shí)踐證明，基于FPGA的SPI Flash控制器能夠簡(jiǎn)化SPI Flash讀寫(xiě)操作流程，從而提高SPI Flash的讀寫(xiě)速度，而操作時(shí)不占用CPU資源的特點(diǎn)，將使SPIFlash的讀寫(xiě)更有優(yōu)勢。
fpga相關(guān)文章:fpga是什么
加入技術(shù)交流群
評論