雙相位鎖定回路助力數位中頻系統擺脫時(shí)鐘抖動(dòng)

本文根據光纖接入數位中頻系統的時(shí)鐘使用情況，分析時(shí)鐘抖動(dòng)對類(lèi)比數位轉換器（ADC）和相位鎖定回路（PLL）性能影響的塬理，包括相位鎖定回路基本原理和相位雜訊優(yōu)化方式，最后提出采用雙相位鎖定回路完成去抖和時(shí)鐘分發(fā)的解決方案。

無(wú)線(xiàn)射頻遠端裝置（RRU）、數位光纖直放站等常見(jiàn)的數位中頻系統，其設備中的時(shí)鐘訊號多從近端通過(guò)光纖傳輸過(guò)來(lái)。由于光纖傳輸的色散影響，原有時(shí)鐘參考訊號在通過(guò)光口晶片后，其抖動(dòng)指標會(huì )惡化。而在遠端設備中，這個(gè)時(shí)鐘訊號將會(huì )做為整個(gè)系統的參考時(shí)鐘，包括ADC、數位類(lèi)比轉換器（DAC）、調製器和相位鎖定回路等。如果這個(gè)參考時(shí)鐘訊號的抖動(dòng)性能不佳，將會(huì )造成系統中上述元件的性能惡化，所以在光纖接入的數位中頻系統中，時(shí)鐘抖動(dòng)設計非常重要。

時(shí)鐘相位雜訊影響ADC性能

訊噪比（SNR）是數位中頻系統中的ADC受關(guān)注的指標，這個(gè)指標會(huì )影響系統的動(dòng)態(tài)范圍。一般設計好的高速ADC，其SNR則固定。比如AD6649在95MHz頻寬和245.76MSPS的取樣速率條件下，SNR為73.4dBFs。這個(gè)指標的前提是ADC的參考時(shí)鐘抖動(dòng)指標非常好，如果系統提供給ADC的時(shí)鐘抖動(dòng)不好，則會(huì )惡化實(shí)際SNR水準（圖1）。

圖1 實(shí)際SNR取決于系統工作頻率和時(shí)鐘抖動(dòng)

為什么會(huì )出現上述現象？如圖2所示，采樣時(shí)鐘的抖動(dòng)在輸入訊號投影誤差的大小會(huì )隨著(zhù)采樣時(shí)鐘自身抖動(dòng)增加而增加；同時(shí)，如果輸入訊號的速率（或頻率）增加，其瞬態(tài)斜率也會(huì )增加，那么投影誤差也會(huì )相應增加。圖2亦解釋圖1公式的原因，所以對于數位中頻系統的ADC須要提供優(yōu)異的時(shí)鐘訊號，特別是輸入中頻愈高時(shí)，愈須要考慮這個(gè)問(wèn)題。

圖2 采樣時(shí)鐘的抖動(dòng)在輸入訊號投影誤差的大小會(huì )隨著(zhù)采樣時(shí)鐘自身抖動(dòng)增加而增加。（a表示ADC的采樣時(shí)鐘波形，b則表示一個(gè)輸入類(lèi)比訊號的瞬態(tài)截圖。c表示採樣的誤差范圍。）

到底需要多小的抖動(dòng)才能夠滿(mǎn)足系統的ADC需求？不同輸入頻率，在不同抖動(dòng)水準下，可以達到不同的最大SNR水準。舉例來(lái)說(shuō)，當輸入頻率為200MHz，系統時(shí)鐘抖動(dòng)為200fs水準時(shí)，可以達到72dB的SNR水準。

為方便工程師衡量系統受抖動(dòng)影響SNR的水準，已有業(yè)者提供線(xiàn)上ADC性能模擬軟件。工程師透過(guò)該軟件可以選擇ADC型號后，輸入時(shí)鐘的抖動(dòng)水準，以得出SNR實(shí)際水準和雜散無(wú)雜訊動(dòng)態(tài)范圍（SFDR）水準。

時(shí)鐘對相位鎖定回路影響分析

在數位中頻系統中，參考時(shí)鐘還會(huì )提供給相位鎖定回路做為輸入參考頻率。相位鎖定回路的相位雜訊好壞會(huì )影響到接收鏈路的誤差向量幅度（EVM），這是因為輸入參考頻率的近端相位雜訊進(jìn)入相位鎖定迴路后，并不會(huì )被相位鎖定迴路的低通濾波器抑制，而會(huì )影響到相位鎖定回路輸出的近端相位雜訊水準，故近端相位雜訊系統是接收機EVM指標的主要影響因素。比較兩個(gè)不同參考相位雜訊對于同一個(gè)相位鎖定迴路晶片的近端相位雜訊影響，由于相位鎖定回路的參考時(shí)鐘近端相位雜訊不同，可以發(fā)現1kHz頻率處，相位雜訊分別為-96dBc/Hz和-89dBc/Hz。

根據相位鎖定回路輸出的相位雜訊（抖動(dòng)）水準和輸出頻率，可以計算其對系統EVM的影響水準（圖3）。因此可以得出結論--參考時(shí)鐘相位雜訊影響相位鎖定回路近端相位雜訊、相位鎖定回路近端相位雜訊影響系統接收機EVM指標。