高效能64位SoC FPGA問(wèn)世 大舉進(jìn)攻通信等市場(chǎng)

業(yè)界首顆64位系統單芯片（SoC）現場(chǎng)可編程門(mén)陣列（FPGA）搶先亮相。Altera宣布將以英特爾（Intel）14納米（nm）三門(mén)極 （Tri-gate）制程推出Stratix 10系統單芯片FPGA，采用四核心、64位安謀國際（ARM）Cortex-A53處理器，以及浮點(diǎn)數字信號處理器（DSP）及高效能FPGA結構，期大舉進(jìn)攻資料中心加速運算、雷達系統及通訊設備等應用市場(chǎng)。

　　Altera企業(yè)策略與行銷(xiāo)資深副總裁Danny Biran表示，對客戶(hù)而言，高整合度元件將持續成為復雜、高效能應用產(chǎn)品的最佳解決方案；而Stratix 10 SoC能讓工程師擁有一個(gè)多功能且效能強大的異質(zhì)（Heterogeneous）運算平臺，讓他們可以設計出更創(chuàng )新且更快上市的產(chǎn)品。

　　ARM處理器部門(mén)執行副總裁暨總經(jīng)理Tom Cronk指出，Cortex-A53處理器可提供高效率功耗及理想的表現效能，且ARM生態(tài)系統及軟體社群將全面支援該顆處理器，因此Altera以最低功耗的64位架構補強DSP與FPGA運算元素，將可創(chuàng )造出最先進(jìn)的異質(zhì)運算平臺。

　　事實(shí)上，ARM Cortex-A53處理器係第一顆被SoC FPGA采用的64位處理器。Altera將其應用于Stratix 10 SoC，看重的是Cortex-A53處理器的效能、功耗及數據吞吐量及其他先進(jìn)特色。Cortex-A53係目前ARM應用層級處理器中具備最高電源效率的產(chǎn)品，不僅如此，Cortex-A53在英特爾14納米Tri-Gate制程的助力下，將可提供較現今最高效能的SoC FPGA六倍以上的數據吞吐量。

　　除效能外，Cortex-A53處理器亦提供虛擬支援功能，包括256TB記憶體及在L1及L2快?。–ache）的錯誤校正碼（ECC）。此外，Cortex-A53處理器核心可以32位模式運作，亦即以Cortex-A9運作系統執行且軟體相容，該特色將可讓Altera的28納米及20 納米SoC FPGA無(wú)縫升級。

　　Altera提高Stratix 10 SoC效能表現的關(guān)鍵，除采用Cortex-A53處理器架構外，英特爾14納米Tri-Gate制程亦扮演要角。Altera Stratix 10 SoC將可提供高于1GHz的可編程邏輯效能，相當于現今28納米制程FPGA的兩倍，并降低70%的耗電量。除此之外，Stratix 10 SoC內建業(yè)界首創(chuàng )硬體浮點(diǎn)運算DSP區塊，可提供每秒十兆次的浮點(diǎn)運算（10TFLOPS）效能。

　　Altera在第一代及第二代的SoC產(chǎn)品線(xiàn)中已導入ARM Cortex-A9 MPCore核心，而在第三代SoC產(chǎn)品--Stratix 10 SoC，Altera更延續一貫風(fēng)格，以Cortex-A53核心做為提高SoC FPGA效能的重要武器，因此，該公司將提供一系列設計軟體及ARM生態(tài)系統工具及作業(yè)系統支援，包括以Altera版本的ARM DS-5開(kāi)發(fā)工具為特色的SoC嵌入式設計套件（EDS），以及Altera的OpenCL軟體開(kāi)發(fā)套件（SDK），期協(xié)助工程師利用OpenCL高階設計語(yǔ)言完成異質(zhì)運算平臺，并縮短開(kāi)發(fā)時(shí)間。