某型計算輸出機試驗臺的設計

0 引言
計算輸出機試驗臺在現有的通用計算機的基礎上，利用它的ISA擴展槽，進(jìn)行了電路的設計。同時(shí)進(jìn)行了相應的軟件調試，來(lái)模擬計算主機。
試驗臺的主要功能是給計算輸出機送出所需角速度α1、β1、α2、β2、α3、β3等數字信號，同時(shí)能對輸出機進(jìn)行各項檢查以及各個(gè)模擬電壓量在工作范圍內進(jìn)行平穩性檢測。

1 設計原理
任何一個(gè)微處理器都要與一定數量的部件和外圍設備連接，但如果將各部件和每一種外圍設備都分別用一組線(xiàn)路與CPU直接連接，那么連線(xiàn)將會(huì )錯綜復雜，甚至難以實(shí)現。為了簡(jiǎn)化硬件電路設計、簡(jiǎn)化系統結構，常用一組線(xiàn)路，配置以適當的接口電路，與各部件和外圍設備連接，這組共用的連接線(xiàn)路被稱(chēng)為總線(xiàn)。采用總線(xiàn)結構便于部件和設備的擴充，尤其制定了統一的總線(xiàn)標準則容易使不同設備間實(shí)現互連。微機中總線(xiàn)一般有內部總線(xiàn)、系統總線(xiàn)和外部總線(xiàn)。內部總線(xiàn)是微機內部各外圍芯片與處理器之間的總線(xiàn)，用于芯片一級的互連；而系統總線(xiàn)是微機中各插件板與系統板之間的總線(xiàn)，用于插件板一級的互連；外部總線(xiàn)則是微機和外部設備之間的總線(xiàn)，微機作為一種設備，通過(guò)該總線(xiàn)和其他設備進(jìn)行信息與數據交換，它用于設備一級的互連。
另外，從廣義上說(shuō)，計算機通信方式可以分為并行通信和串行通信，相應的通信總線(xiàn)被稱(chēng)為并行總線(xiàn)和串行總線(xiàn)。并行通信速度快、實(shí)時(shí)性好，但由于占用的口線(xiàn)多，不適于小型化產(chǎn)品；而串行通信速率雖低，但在數據通信吞吐量不是很大的微處理電路中則顯得更加簡(jiǎn)易、方便、靈活。串行通信一般可分為異步模式和同步模式。隨著(zhù)微電子技術(shù)和計算機技術(shù)的發(fā)展，總線(xiàn)技術(shù)也在不斷地發(fā)展和完善，而使計算機總線(xiàn)技術(shù)種類(lèi)繁多，各具特色。系統ISA(industrial standard architecture)總線(xiàn)標準是IBM公司1984年為推出PC／AT機而建立的系統總線(xiàn)標準，所以也叫AT總線(xiàn)。它是對XT總線(xiàn)的擴展，以適應8／16位數據總線(xiàn)要求。它在80286至80486時(shí)代應用非常廣泛，以至于現在奔騰機中還保留有ISA總線(xiàn)插槽。ISA總線(xiàn)有98只引腳。

2 硬件設計
設計內容包括接口電路設計，標志邏輯電路設計，定時(shí)計數電路設計。
該電路由靜態(tài)存儲器HM6264，總線(xiàn)接受器74HCT244，總線(xiàn)收發(fā)器74HCT245，差分驅動(dòng)芯片96F174、96F175，鎖存器74HCT373，可編程邏輯門(mén)陣列GAL20V8，可編程定時(shí)計數器8253組成。
2．1 接口電路設計
存儲器選擇靜態(tài)存儲器HM6264，容量8 K字節，數據寬度8位，占用地址線(xiàn)13根、數據線(xiàn)8根、控制總線(xiàn)2根、地址譯碼1根信號線(xiàn)。
設計原理的要求，選擇具備輸出三態(tài)信號的輸出器，作為與存儲器6264的接口芯片。主控制的接口芯片選用總線(xiàn)接受器74HCT244，總線(xiàn)收發(fā)器74HCT245，根據總體設計的要求，輸出控制與共享存儲器采用差分總線(xiàn)的方式來(lái)連接，芯片選用具備三態(tài)輸出的差分驅動(dòng)芯片96F174、96F175將數據線(xiàn)、地址線(xiàn)、控制信號等接至6264(見(jiàn)圖1)。

2．2 標志邏輯電路設計
通用陣列邏輯GAL(Generic Array Logic)是采用先進(jìn)的E2CoMC工藝制造的大規模專(zhuān)用數字集成電路，是專(zhuān)用集成電路ASIC的一個(gè)重要開(kāi)支。GAL器件具有高速、低耗、用戶(hù)可反復編程及結構靈活等特點(diǎn)，是一種新型的數字邏輯器件。