通過(guò)USB接口實(shí)現FPGA的SelectMap配置

1.引言
FPGA器件結合了 ASIC的高性能和微處理器的靈活，不僅擁有豐富的邏輯資源，而且可以進(jìn)行方便靈活的配置。主動(dòng)配置方式盡管配置速度快、實(shí)現簡(jiǎn)單，但并未發(fā)揮 FPGA配置靈活的特點(diǎn)，適合于 FPGA用作單一應用的場(chǎng)合，并且大容量的配置芯片及其占用的電路板面積也帶來(lái)了較高的成本；被動(dòng)配置方式需要使用外部控制單元產(chǎn)生配置時(shí)序，實(shí)現一般較為復雜，而且在目前常見(jiàn)的方案中，常由于接口速率限制 [1]或者采用微處理器介入數據傳輸等原因，而造成配置速度不高。
USB2.0協(xié)議在目前 PC外設的接口方案中非常流行，它支持高速率、多管道、多類(lèi)型的數據傳輸，可以方便的構建出高性能的數據傳輸通道和靈活的控制通道。
本文提出了一種基于 USB接口的 FPGA SelectMap（并行被動(dòng)）配置方式的實(shí)現方案，不但具有被動(dòng)配置靈活、設計成本低的特點(diǎn)，而且實(shí)現簡(jiǎn)單、配置快速。方案以 Xilinx Spartan3系列目前最大容量的 500萬(wàn)門(mén) FPGA（XC3S5000）作為配置目標，選用 Cypress EZ-USB FX2LP作為 USB設備芯片，并使用其內部的大容量端點(diǎn) FIFO，在 GPIF狀態(tài)機的控制下，實(shí)現了一個(gè)高性能的配置數據傳輸通道。配置的進(jìn)程則由設計的 USB請求來(lái)控制。此配置方案具有開(kāi)發(fā)簡(jiǎn)單、配置成本低、速度快、使用靈活的特點(diǎn)，具有很強的實(shí)用性。
2.系統的總體設計

如圖 1所示，系統使用 USB通道連接上位機和 EZ-USB。EZ-USB是一塊高速 USB外設芯片，它支持 USB協(xié)議所描述全部四種傳輸模式，并擁有 1個(gè) 64Byte 的控制傳輸專(zhuān)用端點(diǎn)、2個(gè)緩存為 64Byte的普通端點(diǎn)和 4個(gè)緩存最大可達 1KB、并可以進(jìn)行四倍緩沖的大數據從端點(diǎn)轉移到外設（FPGA）的過(guò)程中，如果使用 USB設備芯片內嵌的 8051 MCU進(jìn)行轉移的話(huà)，最快 8個(gè)時(shí)鐘周期才能傳輸一個(gè)字節的數據[2]，在 8051的時(shí)鐘周期為 48MHz情況下，傳輸速度為 6MB/s，遠小于 USB通道的傳輸速率，會(huì )成為瓶頸而無(wú)法發(fā)揮出 USB傳輸通道高傳輸速率的優(yōu)勢；而如果通過(guò)位寬為 8bit的 FIFO來(lái)傳輸的話(huà)，最快情況下，每時(shí)鐘周期都可以傳輸一個(gè)字節數據[2]。在 EZ-USB中，大端點(diǎn)的緩存可以作為端點(diǎn) FIFO直接連接 FPGA的配置數據輸入口形成高速傳輸通道，端點(diǎn) FIFO的讀寫(xiě)時(shí)序可由 EZ-USB內嵌的 GPIF[4]（General Programmable Interface）產(chǎn)生，MCU可以不參與端點(diǎn)到 FPGA的數據轉移，只起到配置和控制的作用，在 FIFO位寬為 8bit，GPIF時(shí)鐘頻率為 48MHz的情況下，傳輸速率為 48MB/s，這樣數據從端點(diǎn)到 FPGA的傳輸速度超過(guò)了上位機到端點(diǎn)的 USB中斷傳輸管道的最大速度，不對 USB傳輸通道構成瓶頸。